2018

Yacov Matveev
Developing and Testing a Custom Linux Distribution for Embedded Systems
Bachelors Internship
November 2018

Karam Gharbieh
An Automated Flow for FinFet Device Characterization and Analog Design Adjustment
Masters Thesis
November 2018

Nelson Fernando Espindola-Rojas
Local Voltage Drop Hotspot Prediction
Masters Internship
October 2018

Cai Liu
Pattern Extraction and Analysis for Inkjet-Based Microfabrication
Masters Thesis
October 2018

Philipp Fengler
Reliability of Transposer-Based Microfluidic Routing Fabric in The Case of Multiple Edge Failures
Bachelors Thesis
October 2018

Kiril Shamatanov
Bridge Test for Package Substrate
Masters Internship
September 2018

Bharatendu Soumil
Analog Layout Compaction
Masters Internship
September 2018

Lantao Wang
Synthesis and Analysis of Design-Dependent Ring Oscillators to Track Chip Timing
Masters Thesis
September 2018

Patrick Stier
Development of a Bidirectional Documentation Interface Family According to the Chip Development Process Considering Relevant Safety Classification Standards
Masters Thesis
September 2018

Marc Huppmann
Design of a Sigma Delta Modulator for a Wireless In-Cabin Communication System’s 4.3GHz Fractional-N PLL in 22nm FDSOI Technology
Masters Thesis
September 2018

Karim Toumi
Concept and Development of a Modular, Intelligent Fault Ascription Methodology for Industrial Systems
Masters Thesis
September 2018

Saad Bin Tariq
Source Level Control-Data-Flow and Memory Access Compatibility Analysis with Clang
Masters Thesis
September 2018

Nicolas März
Entwicklung einer segmentierten Temperiervorrichtung für eine Protonenaustauschmembran-Brennstoffzelle
Masters Thesis
July 2018

Alexandre Truppel
Layout Aware Router Design and Optimization for Wavelength-Routed Optical NoCs
Masters Thesis
July 2018

Mahad Amer Akhter
Lung Cancer Detection using Transfer Learning
Masters Thesis
July 2018

Franziska Exner
Vergleich von 3D-Hallsensoren zur Magnetfeldmessung im MRT
Bachelors Internship
May 2018

Bai Xuefeng
Writing Unit Tests for ARM Firmware
Bachelors Thesis
May 2018

Ng Ren Wei Kenneth
Inversion Coefficient Aware Optimization of an Operational Amplifier
Bachelors Thesis
May 2018

Muhammad Wasim Akhtar Khan
Hardware Architecture Exploration for Deep Learning Applications
Masters Thesis
May 2018

Kristian Scharf
Low Cost 1-Pin I/O Testing
Masters Thesis
May 2018

Habibullah Ahmadzay
System-level Task Graph Modeling
Masters Thesis
May 2018

Jaroslaw Konrad Bejm
Area routing algorithm using flat spiral pattern delay lines to counter the speed-up effect present in routing using dense meander segment delay lines
Masters Thesis
April 2018

Michael Stoppel
Investigation of Digital Filter Structures for Discrete Line Interference Cancellation in Cellular Receivers
Masters Thesis
April 2018

Rania Sanaa
Reuse of Pre-Silicon Verification IPs for Different Mixed-Signal UVM-based Verification Environments
Masters Thesis
April 2018

Sebastian Schneider
Kommunikationseinrichtung zur Verbindung eines CPU-Moduls mit mehreren flexibel zuschaltbaren I/O-Baugruppen
Masters Thesis
April 2018

Haris Ceribasic
Co-Simulation of Host-Compiled Software and SystemC Hardware Prototype of a Robot Arm
Bachelors Internship
April 2018

Rui Sun
Writing Unit Tests for Robot Arm Software
Masters Internship
April 2018

Shreyas Nittur Prasannakumar
Layout Optimization with Symmetry Constraints
Masters Internship
March 2018

Niklas Univerricht
Improvement of Image Processing for Reverse Engineering Applications
Masters Thesis
March 2018

Dominik Dickschat
FY-3 MWI SCE Unit Tester
Bachelors Internship
March 2018

Inga Abel
Forschungspraxis - Automatische Regelgenerierung zur Erkennung von Schaltungsstrukturen
Masters Internship
March 2018

Laura Cecilia Bichler
Optimierung und Analyse eines Gaspedalroboters
Bachelors Internship
March 2018

Cahit Karakas
Modeling of analog/Mixed-Signal Circuits Using SystemC-AMS
Masters Thesis
March 2018

Aneel
Measurement Set-up for Electrical Characterization of Coin Cell Batteries for TPMS application
Masters Thesis
March 2018

Nina Mutzel
Implementing Interrupts in HW and SW
Bachelors Thesis
February 2018

Muhammad Junaid Khan
Creation of a software-Driven Verification Framework for TLM based IPs
Masters Thesis
February 2018

Rahanathul Sifaya Noor Mohamed
Automated Buffer Place and Route Flow
Masters Thesis
January 2018

Juana Rivera
RobuHAL: Robust Hardware Abstraction Layer Generator for Mixed-criticality Systems
Masters Thesis
January 2018

Johann Sollacher
Generation of Two-Stage and Three-Stage Pipelined Implementation of RISC-V Processors
Bachelors Thesis
January 2018

Mingming Gan
Functional Safety Analysis in the Presence of Soft Errors on Industrial Systems on Chip with a Comparison Between Monte Carlo Fault Injection and Formal Methods
Masters Thesis
2018

2017

Arjun Madhudi
Host-compiled Unit Testing of Robot Arm Software
Masters Internship
December 2017

Mrudula Yedavally
Modelling Next Generation Speed Sensors for Automotive Applications
Masters Thesis
December 2017

Jonas Kirf
Projektmanagement Fahrerassistenzsysteme
Bachelors Internship
December 2017

Yongchen Lu
Automatic User Interface Generation for Register Configuration
Masters Thesis
December 2017

Fabian Kluge
VHDL Implementation of an ASIC Power-Temperature-Aging Monitor for FPGA Emulation
Masters Thesis
December 2017

Nan Ni
Verification Methodology for Mixed-Signal Circuits
Masters Thesis
December 2017

Ye Ding
Metamodel-based Automation of Digital Design and Verification
Masters Internship
November 2017

Ayca Öner
Coding of components of avionic standards
Bachelors Internship
November 2017

Eileen Haardt
Design and Simulation of a Fully Differantial Amplifier
Bachelors Thesis
November 2017

Marc Huppmann
Modeling and Implementation of a Decimation Filter
Masters Internship
November 2017

Marc Huppmann
Development of a Decimation Filter in Matlab/Simulink and in Verilog for Implementation on an FPGA (Xilinx Zync-7000 Board)
Masters Internship
November 2017

Nina Mutzel
Implementierung eines Register-Interfaces
Bachelors Internship
November 2017

Martin Manzinger
Design of a Timer Peripheral Following the Model-Driven Architecture Vision
Bachelors Thesis
November 2017

Alexander Gembarzhevskiy
A Comparison Between Fault Injection and Formal Methods Regarding Digital Circuits in the Presence of Soft Errors
Masters Thesis
October 2017

Hung Nguyen
Simulationsbasierte Analyse von Schutzkonzepten für intelligente Automotive-Leistungsschalter
Masters Thesis
September 2017

Dominik Kühbeck
Entwicklung einer Ansteuerelektronik für innovative Lichtsystemfunktionen
Masters Thesis
September 2017

Gökhan Yüksel
Implementation of a Property Directed Reachability Model Checker
Masters Thesis
September 2017

Yushen Zhang
Integration of Columba – Design Automation for Microfluidics – as a Web Service with Web User Interface
Bachelors Thesis
September 2017

Lantao Wang
Fault Injection into a Virtual Platform of a Robot Arm
Masters Internship
August 2017

Junaid Khan
Evaluation of a Timing Annotation Tool on an Indistrial FW
Masters Internship
August 2017

Safwen Thabet
Sensitivity Analysis of Transistor Parameters in Analog Basic Circuits
Bachelors Thesis
July 2017

Mohamed Amine Limem
Modellierung von Peripherals für einen Instruktionssatzsimulator am Beispiel des ARMv6M NVIC und SysTick
Bachelors Thesis
June 2017

Martin Dittrich
Schnelle Fehlereffektsimulation für Soft-Errors in der Pipeline von RISC-Prozessoren
Masters Thesis
June 2017

Josef Weinzierl
Cross-Layer Resilience against Soft Errors for Embedded Control Systems
Masters Thesis
June 2017

Michael Werner
Partitionierende Clusterverfahren angewandt auf kryptographische Prozesse
Masters Thesis
May 2017

Vignesh Sasthana Pai
Simulation Methodology for Mixed-Signal Regression Test, Trim and Parametric Verification of Isolated ADCs and Amplifiers with Integrated Power Management
Masters Thesis
May 2017

Daniel Haug
Towards Scalability Improvements of Test Point Insertion in Industrial Practice
Masters Thesis
April 2017

Ria Rustagi
Test Structures for Timing Monitoring of Digital CMOS Circuits
Masters Thesis
April 2017

Simon Roth
Strategien zur Optimierung von simulierten Verkehrsszenen für die Absicherung hochautomatisierter Fahrzeuge
Masters Thesis
April 2017

Karandeep Kaur
Design of CMOS Inverter-based Amplifier for Delta-Sigma ADC-based Smart Sensor Readouts
Masters Thesis
March 2017

Aarthi Jayakumar
Design and Analysis of Monitors for Timing Correlation of Digital Circuits
Masters Thesis
March 2017

Aote Jin
Model-based Generation of Demonstrator Virtual Platforms for an Open-Source Processor Simulator
Masters Internship
March 2017

Preetha Palanivel
Development of Automated Tools for Aurix 1G Microcontrollers
Masters Internship
March 2017

Matthias Engelhard
Software Measures for Protection Against Soft Errors
Bachelors Thesis
February 2017

Rafael Stahl
Integration of a Binary Code Analysis Frontend for Ultra-fast Host-compiled SW Simulation
Masters Thesis
February 2017

Muhammad Hafeez Kareem
High Performance Computing for Virtual Platform-based Electronic System Level Simulation
Masters Thesis
February 2017

Shwetha Ramachandran
Design and Development of a Firmware Realization to Replace a Processor-based Serial Interface for the IRXP Crypto Simulator
Masters Thesis
January 2017

Jian Lyu
Acceleration of Motion Detection Application on ZedBoard FPGA using ARM Cortex-A9 CPU
Masters Thesis
January 2017

Josef Weinzierl
Simulation of Soft Errors in an Embedded Control System using SystemC/TLM
Masters Internship
January 2017

Aote Jin
Code Generation for Processor Descriptions for Fast Instruction Set Simulation
Masters Internship
January 2017

Lei Zhang
Model Checking mit Interpolation
Bachelors Thesis
2017

Anahit Hayrapetyan
Bit Mask Computation with Static Code Analysis for Fault Set Reduction
Masters Internship
2017

2016

Benedikt Gottinger
Improving Scan Diagnosis of Fails during 1-Pin Test
Masters Thesis
November 2016

Ngoc Dung Ngo
Unit Testing of the XMC4500 Flash Memory Driver
Bachelors Thesis
October 2016

Martin Weber
Development of an Error Effect Simulation Environment with Virtual Prototypes
Masters Thesis
October 2016

Waqar Akhtar
Hierarchical Analog Routing with Multiple Considerations
Masters Thesis
October 2016

Rainer Kaiser
Performanzanalyse eines Gigabit-Ethernet-Moduls und Optimierung der Konfiguration für die Anwendung in Fahrerassistenzsystemen
Masters Thesis
September 2016

Weiqing Huang
Electrical and Electronic Design of the Test Bench for Low-Voltage/Low-Power Electric Machines
Masters Thesis
September 2016

Amine Gouiaa
Development of a Debug Tool based on Bit-banging for Aurix Microcontrollers
Bachelors Thesis
August 2016

Inga Abel
Eine Datenstruktur zur Identifikation von Funktionsblöcken in analogen Schaltungen
Bachelors Thesis
August 2016

Tauseef Siddiqui
Analysis of an isolated communication channel and data path
Masters Thesis
July 2016

Zhe Chen
Design and Optimization of a Permanent Magnet Synchronous Machine by Finite Element Method
Masters Thesis
July 2016

Stefanie Thanner
Modeling a Lockstep Processor and Embedded Control System with SystemC/TLM
Bachelors Thesis
July 2016

Avantika Singh
Investigation of the potential of an analogue implementation of a Gb/s higher linearity Feed Forward Equalizer (FFE) at the receiver side
Masters Thesis
June 2016

Ying Zhu
Aging Analysis of Physical Unclonable Functions (PUFs)
Masters Thesis
June 2016

Johannes Schreiner
Automated generation of pipelined RISC CPUs following the Model-driven Architecture principle
Masters Thesis
May 2016

Benedikt Gottinger
Machbarkeitsstudie für eine neue X-Masking-Architektur
Masters Internship
May 2016

Michael Werner
Beschleunigung von bildverarbeitenden Reverse-Engineering-Prozessen
Masters Internship
May 2016

Jure Zdovc
Algorithm Acceleration on FPGA Using OpenCL
Masters Thesis
April 2016

Nicolai Alexander Oswald
Memory Consistency and Cache Coherency in Network-on-Chip
Masters Thesis
April 2016

Xiaoming Huang
Large Scale Chip Circuit Reverse Engineering
Masters Thesis
April 2016

Florian Baldauf
Exploration for Wave-Pipelined Digital Circuits with Latch as Delay Element
Masters Thesis
March 2016

Alexander Preißner
Design, Implementation, and Verification of an FPGA-Based IC evaluation platform control unit featuring accurate timing capability
Bachelors Thesis
February 2016

Konstantin Silbermann
Instruction Set Architectures: Metamodeling and Code Generation with ARMv6-M Test Case
Masters Thesis
February 2016

Yassine Hamza
Understanding Patterns for Industrial Formal Specifications
Bachelors Thesis
February 2016

Jian Lyu
Eclipse Plugin based graphical user interface for GRIP tool
Masters Internship
February 2016

Gaurav Shrivastava
Sizing of Power-Down Switches for Analog Circuits
Masters Thesis
February 2016

Mengchu Li
High-level Synthesis for Continuous-flow Microfluidics
Bachelors Thesis
February 2016

Yi Chen
Eclipse Plugin based graphical user interface for GRIP tool
Masters Internship
January 2016

Martin Schneider
Evaluation and development of a formal first approach to complement traditional directed SoC verification of a Mixed-Signal-Microcontroller
Masters Thesis
2016

2015

Yurun Wu
Generating an ARM Cortex-M0+ Emulator Using Metamodeling Techniques
Masters Thesis
November 2015

Tilmann Becker
Worst-Case Delay Analysis Using Network Calculus For Networks-On-Chip
Masters Thesis
November 2015

Uzair Sharif
Using dual-core ARM CPUs on ZedBoard FPGA to accelerate Video-processing system application
Masters Internship
November 2015

Shwetha Ramachandran
Development of Firmware for IRXP Crypto Simulator of LTR 400-C Transponder
Masters Internship
November 2015

Vivin Richards Allimuthu Elavarasu
Development, Design and Validation of the Test Environment for a System-In-Package Test Chip
Masters Thesis
November 2015

Maximilian Neuner
Power-Down-Schaltungs- und Schaltbildsynthese
Masters Thesis
October 2015

Ali Ferchichi
Optimization of a Successive-Approximation Analog-to-Digital Converter
Masters Thesis
October 2015

Florin Burcea
Chessboard Placement for Capacitors in Charge-Scaling Converters based on Nonlinearity Analysis
Masters Thesis
October 2015

Ludwig John
Virtueller Prototyp eines Roboterarms auf Basis von SystemC/TLM-2.0 und der Virtual Robot Experimental Platform (VREP)
Masters Thesis
September 2015

Arturs Marcinkevics
Source-level Timing Annotation for Host-Code Execution of Embedded C++ Software
Masters Thesis
September 2015

Muhammad Hassan
AutoSoCVerifier: Automation in SoC-level pre-silicon digital design verification
Masters Thesis
September 2015

Patrik Valentin Ulrich Sandoval
Interpretation digitaler CMOS-Schaltungen
Bachelors Thesis
September 2015

Martin Weber
Ein Datenflussgraph für MIPS Assembler
Masters Internship
July 2015

Adarsh Mittal
Eclipse Plugin based graphical user interface for GRIP tool
Bachelors Internship
July 2015

Nico Hartmann
Extending an Automatic Placement and Routing Tool for Optical Networks-on-Chip
Masters Internship
June 2015

Jacob Hesse
Formalization of requirements to enable automatic integration into the design process
Bachelors Thesis
May 2015

Christoph Heinle
Web Frontend for Multi-Role Connectivity Specification using Database Backends generated from Metamodeling Techniques
Bachelors Thesis
April 2015

Robert Guder
Placement of 3D ICs using Partitioning
Masters Internship
April 2015

Anke Jönck
Integration and evaluation of a software-driven hardware verification tool in the MSP430 mixed-signal-microcontroller verification methodology
Bachelors Thesis
April 2015

Kasthuri Rengan Narayanan
Development of a Symbolic Model Checker for Reliability Analysis
Masters Thesis
March 2015
TUM Asia

Mamatha Yakkegondi Virupakshappa
IP-XACT to SystemC Model Generator Using Java Freemarker
Masters Internship
March 2015

Marc Greim
C++ Processor Models for Accelerated Multi-level Error Effect Simulation
Masters Thesis
March 2015

Florian Wißmeier
Analyse der Optimierungsstrategien von High-Level Description Tools bei Mehrkannal-Designs in FPGAs
Masters Thesis
February 2015

2014

Wen Rui Lee
Modeling a Comparator Module in SystemC for the Simulation of Lock-Step CPUs
Bachelors Thesis
December 2014

Matthias Meyer-Jungclaussen
Entwicklung eines OpenAccess Schematic-Viewers mit Qt
Masters Internship
December 2014

Benjamin Bordes
Performance Analysis and System Prototyping Automation on ZedBoard FPGA Board
Masters Thesis
December 2014

Cezara Solyom
Development of an Assessment Tool for Mobile Devices Based on Component Feature Set
Masters Thesis
December 2014

Kayed Ghattas
Adaptive Scan Shift Software Module for Productive Test
Masters Thesis
November 2014

Inga Abel
Ingenieurpraxisbericht - Entwurf und Test von Bauelementen und Schaltungen
Bachelors Internship
October 2014

Martin Weber
Ressourcenoptimierte FPGA-Integration von High-Level Designs
Masters Thesis
October 2014

Jinjian Wang
High speed isolated IGBT gate voltage measurement system
Masters Thesis
October 2014

Felix Schillmaier
Power-Down Synthese unter Verwendung konstruktiver Regeln
Bachelors Thesis
October 2014

Johanna Seegers
Untersuchung des Topologieraumes für optische Networks-on-Chip
Masters Internship
October 2014

Pantelis-Rafail Vlachas
Verification of the Power-Down Mode or Analog Circuits using Constraint Programming
Bachelors Thesis
July 2014

Francesco Montanari
Praktikum Projekttechnik Automatisierungstechnik
Bachelors Internship
June 2014

Nick Burmester
Hochspannungsmodul Feinstaubpartikelabscheider
Bachelors Internship
May 2014

Johannes Dandl
Automatische Netzlistenbearbeitung für die Implementierung einer analogen Alterungssimulation mit benutzerdefinierten Alterungsmodellen
Bachelors Thesis
May 2014

Tilmann Becker
Latency-aware Routinfg Path Allocation for Application-specific Network-on-chip
Bachelors Thesis
April 2014

Spoorthy Narayana
Security Enhancement of the Skew-SRAM based SIMPL System for Physical Cryptography
Masters Thesis
March 2014
Advisor: Qingqing Chen

Elias Reichensdörfer
A Force-Directed Placement Algorithm for Crossing Minimization in Optical NoCs
Masters Internship
March 2014

Paulsam Joyson
Advanced digital processing for a 12 bit SAR ADC
Masters Thesis
March 2014

Spoorthy Narayana
A New Skew-SRAM Design for SIMPL Systems
Masters Internship
January 2014

Marc Greim
Error Effect Simulation for Embedded Software
Masters Internship
January 2014

Paskal Kiefer
A Concurrent Droplet Routing Approach in Continuous Space Based on Sequential Convex Programming
Masters Thesis
2014

2013

Petra Maier
A Loosely-Timed SystemC Model of a Linux SMP System with ARM cores emulated by QEMU
Masters Thesis
November 2013

Peifeng Wang
Aging Analysis of SRAM PUFs
Masters Thesis
November 2013

Tsun-Ming Tseng
A multigrid routing algorithm for optical Networks-on-Chip
Masters Thesis
November 2013

Jan Alexander Wessel
Robustheitsvalidierung: Sind Genauigkeit und Schnelligkeit vereinbar?
Bachelors Thesis
October 2013
Robustness Validation: Are Accuracy and Speed Mutually Exclusive?

Martin Schneider
Formal verification of digital circuits with SystemVerilog: application to a SpaceWire Codec with modeling of SEU (single-event upsets)
Bachelors Thesis
October 2013

Muhammad Kamran
Design of a temperature stable current reference
Masters Thesis
October 2013

Rakesh Jha
Reverberation cancellation of ultrasonic sound waves generated by multiple sources on a cylindrical shell
Masters Thesis
October 2013

Shrikul Joshi
Design of an Eigenvalue Decomposition Coprocessor for Robust Sattellite Navigation
Masters Thesis
October 2013

Yong Hu
Modeling a Distributed System Supporting Dynamic Task Mapping and Adaptive Frequency Control with SystemC/TLM
Masters Thesis
October 2013

Geng Jie
Automatic generation of UVM testbenches and functional coverage collection code from a DSL specification
Masters Thesis
October 2013

Hentati Houcem
Verifikation von Aging-Constraints fuer analoge Schaltungen
Bachelors Internship
October 2013

Mohammad Umair Razzaq
Implementation of an Embedded Computer Vision Application on an FPGA
Masters Thesis
October 2013

Moomen Chaari
Implementation of a Template Rendering Mechanism based on Model-driven C++ Code Generation
Masters Thesis
October 2013

Akshaya Prashanthi LAKSHMI NARAYANAN
Development of Reusable and Self-Checking Mixed Signal Testbench using UVM
Masters Thesis
September 2013

Manoj Kumar Harihar
Design Space Exploration: Buffer scaling for Network on Chip
Masters Thesis
September 2013

Maximilian Neuner
Power-Down-Synthese unter Verwendung von Constraint-Programmierung
Bachelors Thesis
August 2013

Christian Lück
Template Rendering mittels Code Generierung
Bachelors Thesis
August 2013

Konstantin Silbermann
Generation of a Metamodel for UML State Machines
Bachelors Thesis
August 2013

Hubert Zimmermann
Design eines zweistufigen digitalen Reglers zum Betrieb von Hochleistungs-LEDs
Bachelors Thesis
August 2013

Radhouane Bradai
Design, Sizing, and Parametric Yield Analysis of a 2nd-Order Sigma-Delta Analog-to-Digital Converter
Masters Internship
July 2013

Rahul Yadav
Aging Aware Logic Optimization
Bachelors Internship
July 2013

Stefan Hristozov
Numerik und dreidimensionale Grafik mit bare-metal Java auf einer Cortex-M4-Architektur
Masters Thesis
May 2013

Alexander Schwartz
Numerische Integration zur Robustheitsvalidierung
Bachelors Internship
May 2013

Pritpal Multani
Buffer Provisioning for Networks-on-chip (NoCs)
Masters Internship
April 2013

Arjun Singhal
Standard Cell Design Using Predictive Technology Models
Masters Thesis
March 2013

Sharad Shukla
Robustness Validation under the Influence of Operating Condition Variations
Masters Thesis
March 2013

Qiang Gu
Development of an Automated Tool Suite for the Quality Assurance of Transistor and Gate Level Extraction Tools
Masters Thesis
March 2013

Philipp Hübner
3D Real-Time Visualization of Huge Data Models in Integrated Circuit Design
Masters Internship
March 2013

Lingli Qian
Clock Skew Optimization Based on Nonlinear Register Modeling
Masters Thesis
March 2013

Suyash Shukla
Efficient Parallelization of Robustness Validation for Digital Circuits
Bachelors Thesis
February 2013

Lachman Karunakaran
Graphical User Interface for Robustness Evaluation and SSTA Tools
Bachelors Thesis
February 2013

2012

Jonggrist Jongudomkarn
Sizing Rules for Mixed-Signal Circuits
Bachelors Thesis
November 2012

Muhammad Sulman
Development of a Fully-Scalable EEPROM Array with Integrated I2C Interface and Bus-Based On-Chip Distribution
Masters Thesis
October 2012

Renju Raju-Thomas
Performance comparison of Giga-samples Bootstrap and Chopper Track-and-Hold circuits in 65nm CMOS
Masters Thesis
October 2012

Dandan Huang
BIST Wrapper for Embedded NVM Moldule
Masters Thesis
October 2012

Tayfun Eren
Parasitic Investigation in BCD-Technologies
Masters Thesis
October 2012

Yan Guo
Automatic Structural Analysis of Multiple Latch Architectures
Bachelors Thesis
October 2012

Anil Narayan Kakade
Design, verification and validation of a digital processing control unit for a microcontroller unit based metering device
Masters Thesis
September 2012

Petra Maier
Thermal Simulation in Kraftwerk
Masters Internship
September 2012

Magdalena Dorfner
Development of an analytical model for high-level evaluation of circuit robustness
Bachelors Thesis
September 2012

Tudor Timisescu
Functional Verification of Transaction Level Models
Masters Thesis
September 2012

Sagar Vaze
NBTI Aware Logic Optimization
Bachelors Internship
July 2012

Somok Mondal
VHDL design of wishbone compatible DMA controller
Bachelors Internship
July 2012

Chetan Patil
VHDL implementation of configurable Wishbone bus-system
Bachelors Internship
July 2012

Andreas Herrmann
Schematic-driven checking of operating voltage dependent (OVD) rules
Masters Thesis
May 2012

Georgi Dimov
The History of Reliability Engineering
Bachelors Internship
April 2012

Ludwig John
Using GPUs for massive Parallelization of Monte Carlo based Statistical Static Timing Analysis (SSTA)
Bachelors Thesis
January 2012

Roshini Sachithanandan
Automatic Sizing of Analog Circuits using Evolutionary Algorithms
Masters Thesis
2012

Erik Wallander
Development of an Embedded Computer Vision Application and a SystemC/TLM Prototype of a Two-wheeled Robot
Masters Thesis
2012

Carsten Uphoff
Longest Processing Time Algorithm under Epistemic Uncertainty
Bachelors Thesis
2012

Amit Verma
A Graph-based Approach for Application-speci c Network-on-Chip (NoC) Synthesis
Masters Thesis
2012

Shen Feng
Generation of SystemC TLM Connectivity from a Meta-Model
Masters Thesis
2012

Shruti Kohle
Improved System Modeling through Abstraction
Masters Thesis
2012

2011

Ajith Kochery
Nanoscale Computer Vision for Circuit Revese Engineering
Masters Thesis
December 2011

Hamza Mlayeh
Entwurf und Implementierung einer Optimiererschnittstelle für Cadence Virtuoso (TM)
Bachelors Thesis
November 2011

Matthias Huber
Automatische Generierung von Interconnect Modellen für die Static Timing Analysis
Bachelors Thesis
October 2011

Munish Jassi
SystemC Prototyping of MSP430 Micro-controller for Executable Specifications
Masters Thesis
October 2011

Hela Jedda
Power Current Source Model
Bachelors Thesis
October 2011

Petra Maier
Statistische Eigenschaften von Eingangsdaten in digitalen Schaltungen
Bachelors Thesis
October 2011

Meng Zhuang
Automated cell characterization for multiple parameters
Masters Thesis
October 2011

Xu Liu
Circuit Optimization Considering Temperature Sensitivity, Timing and Power
Masters Thesis
September 2011

Xiaoyan Ding
Comparison of Test Control Mechanisms for Integrated Circuits
Masters Thesis
September 2011

Sambhav R. Jain
Aging aware optimization against NBTI induced effects
Bachelors Internship
July 2011

Michael Zwerger
Toleranzentwurf analoger Schaltungen unter Berücksichtigung diskreter Designparameter
Masters Thesis
May 2011

Houda Bannour
Untersuchung des Einflusses von Parametervariationen auf Schaltungseigenschaften
Bachelors Internship
May 2011

Hendrik Bratsch
Aging Aware Robustness Validation
Masters Thesis
March 2011

Lin Zhang
Evaluation eines automatischen Verfahrens zur Plazierung analoger integrierter Schaltungen
Bachelors Thesis
March 2011

Beibei Wei
Investigation of Aging Effects on Timing Parameters of Memory Elements
Masters Thesis
January 2011

Jinfeng Lin
Implementation of a Wishbone-compliant Shared bus in VHDL
Masters Thesis
2011

Gungpu Chen
Control-Driven Source Level Timing Annotations for Embedded Software Models
Masters Thesis
2011

Oscar Guillen
Architectural Concept of a Smart DMA Controller for an MSP430 Ultra-Low-Power Microcontroller
Masters Thesis
2011

Yu Zhang
Cache Analysis and Implementation of TLM+ Cache Model
Masters Thesis
2011

Mohammad Akhter Jamil
SystemC Implementation of AMBA Bus Protocols and Arbitration Policy
Masters Thesis
2011

Junjie Zhang
Memory Access Annotation for Host-compiled Simulation of Embedded Software
Masters Thesis
2011

2010

Petra Maier
Marktuntersuchungen zu kleinen FPGAs für Sensorik-Neuentwicklungen
Bachelors Internship
December 2010

Ludwig Stolberg-Stolberg
Strukturelle Blockdiagramme für analoge integrierte Schaltungen
Masters Thesis
November 2010

Tim Zimmer
Characterization of the Bistable Ring PUF and an Extended Authentication Protocol for Temperature-Sensitive PUFs
Masters Thesis
November 2010

Andreas Herrmann
Simulationsbasierte Analyse von SRAM-Zellen
Bachelors Thesis
October 2010

Dobroslav Tsonev
Generation of Graph Structures with Application to Structure Synthesis of Analog Integrated Circuits
Masters Thesis
October 2010

Stefan Tabel
Computation of Arrival Time Distributions in Digital Circuits
Bachelors Internship
October 2010

Johanna Baehr
The Determination of a Method to Analyse the Reliability of Static Timing Analysis
Bachelors Internship
October 2010

Werner Tschöpe
Integration von Dimensionierungsregeln für Analogschaltungen in Cadence Virtuoso(TM)
Bachelors Thesis
October 2010

Wanli Chang
Objective Functions in Analog Circuit Sizing
Masters Thesis
September 2010

Hesham Elsayd
Top-Down Design Flow For AMS-ICs
Masters Thesis
September 2010

Nasim Pour Aryan
NBTI Aware Logic Optimization
Masters Internship
September 2010

Yaying Chen
Modeling and Investigation of Memory Element for Timing Analysis of Digital Circuits
Masters Thesis
September 2010

Markus Maier
Tabu Search als Erweiterung eines zufalls- und gradientenbasierten Ansatzes zur Schaltungsdimensionierung
Bachelors Thesis
July 2010

Andreas Tag
Symmetrieerkennung für die automatische Dimensionierung von Analogschaltungen
Bachelors Thesis
July 2010

Jitao Yuan
Reliable Authentication with PUFs and Robust Key Extraction from PUFs
Masters Thesis
July 2010

Christian Schwarzbauer
Entwicklung eines Carrier Boards für Com-Express
Bachelors Internship
June 2010

Abdallah Youssef
Automatische Strukturanalyse extrahierter Standardzellen
Masters Thesis
May 2010

Maha Moatemri
Evaluation of an Outer Approximation Approach for Analog Circuit Sizing
Bachelors Thesis
May 2010

Xiaobin Bai
Securing Weak PUFs with Cellular Automata
Masters Thesis
May 2010

Michael Zwerger
Diskrete Dimensionierung analoger Schaltungen unter Verwendung von SQP und Branch-and-Bound
Bachelors Thesis
April 2010

Ying Wang
Comparison of Existing Intrinsic Physical Unclonable Functions
Masters Thesis
March 2010

2009

Christoph Maßmann
Accuracy Enhancements for Current Source Models Considering Stacked Transistors
Bachelors Thesis
November 2009

Rubin Yan
Variability Macro Model for Network on Chip
Masters Thesis
October 2009

Kaled Kanbas
Tool conception for the classification of standard cell libraries simulation results
Bachelors Thesis
October 2009

Nithin George
Implementing Logic on the Routing Infrastructure of an FPGA
Masters Thesis
October 2009

Peipei Wu
Bistable Ring PUF: Power-up State of Bistable Inverter Ring as Identification for Computing Devices
Masters Thesis
October 2009

Zheng Wang
Pfair on ARM Multiprocessor
Masters Thesis
September 2009

Wei Lou
Automated In-System Module Verification with Specman
Masters Thesis
September 2009

Kun Lu
Symmetry Recognition for Automatic Sizing of Analog Integrated Circuits
Masters Thesis
September 2009

Johannes Boch
A PUF based hardware architecture for secure Car2X applications
Masters Thesis
August 2009

Irina Eichwald
Evaluation of Structure-based Current Source Models for Path Based Timing Analysis
Bachelors Thesis
August 2009

Hendrik Bratsch
Automatic Generation of Common-Centroid Constraints in Analog Circuits
Bachelors Thesis
July 2009
The performance of analog circuits is very susceptible to variations. To improve the robustness of an analog circuit, transistors which are supposed to show equal electrical behavior should match as good as possible. One possibility to improve the matching of transistors is the so called common-centroid layout. To reduce cost and time during the design flow of an analog circuit, this thesis proposes an algorithm which automatically creates common-centroid constraints on the basis of a list of the basic building blocks of a circuit. Afterwards, the common-centroid constraints can be used for the creation of common-centroid layouts.

Yuan Fang
Locking design parameters on a manufacturing grid after circuit optimization using linear programming
Bachelors Thesis
June 2009

Engin Avci
A Free-Shape Router for Analog and RF Applications
Masters Thesis
April 2009

Srinivas Bangalore Natarajan
SRAM for Use in Physical Cryptography
Masters Thesis
April 2009

Ludwig Stolberg-Stolberg
Automatische Gatterextraktion für digitale CMOS Schaltungen
Bachelors Thesis
February 2009

Thomas Wiese
Constraint Handling in Predictive Control
Bachelors Thesis
February 2009

Veit B. Kleeberger
Generation of Nonlinear Dynamic Gate Models for Logic Cells Using DC Analysis and Structural Information
Masters Thesis
January 2009

2008

Müfit Can Akpulat
Fast Bring Up of a TLM-Verification Environment
Masters Thesis
October 2008

Chuanxin Liu
Methodology for Unified Handling of Memory Scrambling Information in Microcontroller Development
Masters Thesis
October 2008

Gang Lan
Development of an Automated Flow for Fault Simulation
Masters Thesis
October 2008

Xinyuan Qian
Parameterized Static Timing Analysis
Masters Thesis
September 2008

Chadha Bali
Automatische Erstellung eines Schematics aus einem Printed Circuit Board Design
Bachelors Thesis
September 2008

Michael Eick
Layoutsynthese analoger integrierter Schaltungen mit automatisch generierten Platzierungsregeln
Masters Thesis
March 2008

Qianqian Xu
Evaluation of the Suitability of Corner Model in Digital Circuit Simulation
Masters Thesis
2008

Tang Tang
Development and Implementation of n-fold DRAM Monolithic Stacked Architecture
Masters Thesis
2008

Hui Chen
Consistent Modeling Technique for Accurate Transaction Level Models
Masters Thesis
2008

Henry Hinz
Development of a Hybrid-Adder in Cell-Based Design Methodology
Masters Thesis
2008

Regina Klotz
Zur automatischen Layoutanpassung von Oberflächenwellenfiltern
Masters Thesis
2008

2007

Veit B. Kleeberger
Interval Methods for Statistical Static Timing Analysis
Bachelors Thesis
September 2007

Jiayi Dong
Pareto Optimization of Analog Circuits with X-sigma Robustness considering Worst-case Operating Conditions
Masters Thesis
2007

Andreas Hartig
Development of a Low-Cost Hardware Programming Tool for XC2000 Micro Controllers
Bachelors Thesis
2007

Christoph Söllner
Konzepte zur Einbindung von Endbenutzer-Arbeitsplätzen in die IntegraTUM-Umgebung
Masters Thesis
2007

Stephan Schropp
Implementation of a Graphical User Interface for an Analog Optimization Tool in TCL/TK
Masters Thesis
2007

Bouzbiba Anouar
Analytische und schnelle Abschätzung des Interconnect Delays
Masters Thesis
2007

Anastasios Drosou
Constraint Verification on wiring Networks
Masters Thesis
2007

Min Cui
Bus and Memory Architecture Evaluation for Mobile Multimedia Processors
Masters Thesis
2007

Jing Li
Development of a Specman Testbench Element (eVC) for verification of the DAP module at SoC level
Masters Thesis
2007

Yawen Tang
Regression Environment for Mixed Signal Verification in SoC
Masters Thesis
2007

Yang Xu
Modeling an ARM11 Multiprocessor System for Architectural Analysis
Masters Thesis
2007

2006

Michael Pehl
Evaluierung und Erweiterung verschiedener Verfahren für die diskrete Optimierung analoger integrierter Schaltungen
Masters Thesis
October 2006

Michael Eick
Automatische Parameterextraktion und Strukturanalyse analoger Schaltungen im Hinblick auf diskrete Optimierverfahren
Bachelors Thesis
June 2006

Christoph Söllner
VPP@Zope, ein komfortables Portal-Frontend zu HIS-POS
Bachelors Thesis
2006

Jacquie Prudence Tetchi Mbeufet
Modellierung der Pareto Front analoger Schaltungsblöcke mit algebraischen Flächen
Masters Thesis
2006

Sebastian Böck
Evaluation von NFSv4 für den Einsatz in hochschulweiten Datenspeichersystemen
Masters Thesis
2006

2005

Christian Michael Pehl
Ein Verfahren zur Analyse und Aufbereitung von Netzlisten als Grundlage für diskrete Optimierungsverfahren
Bachelors Thesis
September 2005

Markus Küfer
Erstellung eines Eldo-Netzlistenparsers
Masters Thesis
2005

Jiayi Dong
Performance Space Exploration of various Operational Amplifier Topologies
Masters Thesis
2005

André Balibey
Entwurf eines Low-Power, High-Speed OpAmp
Masters Thesis
2005

Angelika Bauer
Numerische Modellierung analoger Schaltungen mit VHDL-AMS und Verilog-A
Masters Thesis
2005

Christian Michael Pehl
Ein Verfahren zur Analyse und Aufbereitung von Netzlisten als Grundlage für diskrete Optimierungsverfahren
Bachelors Thesis
2005

Michael Röder
Development and Application of an Assertion Based Verification Methodology
Masters Thesis
2005

André Wiedbrauk
SoC Design: Construction, Implementation and Test of a FPGA-based Audio player
Masters Thesis
2005

Hossein Pakar
Developing a Modelling Method for Power- and Voltage Drop Analysis Using System Verilog
Masters Thesis
2005

2004

Alexander Heinz
Implementierung der Coded-Time-Symbolic-Simulation (CTSS) in C++
Masters Thesis
2004

Hugo Caballero Figueroa
Application of a Hierarchical Sizing Approach to an Analog Bandpass Filter
Masters Thesis
2004

Franz Bernt
Entwicklung und Bewertung von modellbasierten Lasterfassungsfunktionen für aufgeladene Ottomotoren
Masters Thesis
2004

2003

Daniel Pronath
Ausbeuteoptimierung analoger integrierter Schaltungen mittels nichtlinearer Eigenschaftsmodellierung
Masters Thesis
2003

Stefan Hübner
Technology Roadmapping als Werkzeug zur strategischen Unternehmensplanung
Masters Thesis
2003

Florian Büttner
Automatisierte Codegenerierung für die CAN-Funktion eines Hardware-in-the-Loop-Simulators basier. a. ei. Simulink-Modell
Masters Thesis
2003

Bernhard Christ
Effizienzsteigerung bei der automatichen hierarchischen Simulation einer PLL
Masters Thesis
2003

Ulrich Abelein
Numerische Laufzeitmodellierung digitaler Bibliotheks\-zellen
Masters Thesis
2003

Stefan Hübner
Technology Roadmapping als Werkzeug zur strategischen Unternehmensplanung
Masters Thesis
2003

Alois Unterholzner
Entwicklung eines digitalen Frequenzmultiplizierers für Mobilfunkanwendungen
Masters Thesis
2003

Tassilo Meindl
Reduced Complexity Architecture for Arithmetic Coding
Masters Thesis
2003

Andreas Kern
Modellierung von Durchkontaktierungen in Multilayerleiterplatten
Masters Thesis
2003

2002

Tobias Massier
Automatische Extraktion von Dimensionierungsregeln analoger Schaltungen
Masters Thesis
2002

Florian Büttner
Der ID-Grabber - System zur Detektion von Nachrichtenidentifiern beim Aufwachen des Can-Busses
Masters Thesis
2002

Matthias Oster
Abschätzung der Leistungsfähigkeit analoger Komponenten mit Hilfe der Fourier-Motzkin-Elimination
Masters Thesis
2002

Thomas Kränzler
Automatische hierarchische Simulation mit VHDL-AMS-Modellen am Beispiel einer PLL
Masters Thesis
2002

2001

Philipp Funk
Zur Modellierung und automatischen Charakterisierung von Mixed-Signal Systemen am Beispiel eines Phasenregelkreises
Masters Thesis
2001

Maximilian Eberle
Definition und Implementierung eines hierarchischen Datenflußgraphen und seine Anwendung in der RT-Synthese von sequentiellen Schaltungen
Masters Thesis
2001

2000

Nikolas Mayer
Design Environment Configuration Management
Masters Thesis
October 2000

Nikolas F. Mayer
Design Inveromnent Configuration Management
Masters Thesis
2000

Martin Zambaldi
Transformation von VHDL-Struktur- und Datenflusskonstrukten auf eine Netzliste
Masters Thesis
2000

1999

Thomas Müller
Einsatz von JAVA beim Entwurf eingebetteter Hardware/Software Systeme
Masters Thesis
1999

Volker Wilkens
Integration verschiedener Verfahren zur Verifikation kombinatorischer Schaltungen
Masters Thesis
1999

Thomas Müller
Einsatz von JAVA beim Entwurf eingebetteter Hardware/Software Systeme
Masters Thesis
1999

Michael G. Hiebel
Optimierung synchroner digitaler Schaltungen durch flächenminimierendes Retiming
Masters Thesis
1999

1998

Mohamed Koubaa
C++ Modellierung von Microcontroller Peripherals für die Systemsimulation
Masters Thesis
1998

Christian Röllich
Einsatz rekonfigurierbarer Hardware beim Entwurf von Hardware/Software-Systemen
Masters Thesis
1998

Michael Pronath
Testentwurf für analoge komponenten gemischt analog-digitaler Schaltungen basierend auf der Auswertung des Übertragungsverhaltens
Masters Thesis
1998

Achim F. Müller
Iterative Optimierung der Partitionierung digitaler Schaltungen auf Transistorebene
Masters Thesis
1998

Thilo Riegel
Automatische Modellierung integrierter Analogschaltungen mittels radialer Basisfunktionen
Masters Thesis
1998

Florian Patrick Nierhaus
Ein Werkzeug zur Leistungsanalyse eines PVM-Rechnerverbundes
Masters Thesis
1998

Andreas Kerner
Verifikation sequentieller Schaltungen durch Traversierung des Zustandsraumes
Masters Thesis
1998

Hakan Celiktepe
Fehlersimulation für Ständigfehler in digitalen Schaltungen mit Three-State-Elementen
Masters Thesis
1998

Christoph J. Niezoldi
Modellierung und Simulation einer variablen mechatronischen Ventilsteuerung für Ottomotoren
Masters Thesis
1998

Martin Hohgardt
Endplazierung mittels erweiterter Formfunktionen
Masters Thesis
1998

Reinhard Lubig
Lineare Optimierung für VLSI-Plazierungssysteme
Masters Thesis
1998

Mohamed Koubaa
C++ Modellirung von Microcontroller Peripherals für die Systemsimulation
Masters Thesis
1998

Wolfgang Heinzl
Entwicklung von Strategien für die Synthese großer hierarchisch struktuierter ASIC's
Masters Thesis
1998

Christian Röllich
Einsatz rekonfigurierbarer Hardware beim Entwurf von Hardware/Software Systemen
Masters Thesis
1998

Michael Pronath
Testentwurf für analoge Komponenten gemischt analog-digitaler Schaltungen basierend auf der Auswertung des Übertragungsverhaltens
Masters Thesis
1998

1997

Christian Wiedholz
VHDL-basierter Filter einer IDCT
Masters Thesis
1997

Ulrich Seidl
Layout-orientierte Logiksynthese für FPGAs
Masters Thesis
1997

Bernd Obermeier
Netzlistentransformationen beim Äquivalenzvergleich von kombinatorischen Schaltungen
Masters Thesis
1997

Oliver Fritzberg
Verteilte Simulation von VHDL Netzlisten gemäss dem VITAL Standard
Masters Thesis
1997

Markus Schulze
Entwurf eines modularen, analogen VME Bus Interface mittels VHDL
Masters Thesis
1997

Joachim Buric
Plazierung hochintegrierter Schaltungen mittels Enumerierverfahren
Masters Thesis
1997

Oliver J. Brugger
Systemauslegung und Fehler-Möglichkeits- und Einfluss-Analyse durch Simulationstechnik
Masters Thesis
1997

Robert Schwencker
Diagnose für integrierte analoge Schaltungen
Masters Thesis
1997

Stefan Micko
Entwicklung einer Plattform zur Co-Emulation von Hartware/Software-Systemen
Masters Thesis
1997

Andrea Bör
Funktionale Dekomposition unvollständig spezifizierter Boolescher Funktionen während der FPGA-Synthese
Masters Thesis
1997

Michael Reiter
Geräuschreduzierung an einem Schiebe-/Hebedach durch geräuschabhängige Verstellung des Schiebedachdeckels
Masters Thesis
1997

Armin Vogl
Auslösealgorithmen für Airbagsteuergeräte
Masters Thesis
1997

Georg Diebel
Untersuchung zur Echtzeitsimulation mit FPGAs in der digitalen Fernsehtechnik
Masters Thesis
1997

Stephan Zizala
Layout-Driven Logic Synthesis - A Methodology Study
Masters Thesis
1997

Frank Schenkel
Verfahren zur Erhöhung der Zuverlässigkeit der Ausbeute- und Worst-Case-Analyse
Masters Thesis
1997

Achim Sonntag
Konzeptwettbewerb eines Steuerungsstandards für Schiebedachantriebe
Masters Thesis
1997

1996

Christian Ebner
Rekursives Lernen auf dem Implikationsgraphen
Masters Thesis
1996

Sven Steinike
Konzeption und Umsetzung der Kommunikationsstruktur einer Virtuellen Fabrik im Internet auf Basis des Oracle WebSystem
Masters Thesis
1996

Volker Thormann
Pfadklassifizierung mittels partieller Pfade
Masters Thesis
1996

Markus Schimper
Parallele Testmustergenerierung für das Pfadverzögerungsfehlermodell
Masters Thesis
1996

Susanne Dinter
Deterministische Plazierverfahren für FPGAs
Masters Thesis
1996

Thomas Zanon
CODEF 1.1 Contamination-Defect-Fault-Simulation for 0.5 micrometer CMOS Technology
Masters Thesis
1996

Volker H. Glöckel
Effizientes Partitionieren digitaler Schaltungen auf Transistorebene
Masters Thesis
1996

Martin Gröpl
Charakterisierung und Optimierungsvorbereitung integrierter Analogschaltungen
Masters Thesis
1996

Wilhelm Gabler
Rechnergestützte Modellierung und Simulation von Kfz-Bordnetzen
Masters Thesis
1996

Hubert Leineweber
Fehlersimulation einer im full-custom-Design ausgelegten Chipkarten-CPU
Masters Thesis
1996

Stefan Bergler
Minimierung des Supports Boolescher Funktionen während der FPGA-Synthese
Masters Thesis
1996

Martina Blaich
Optimierung Boolescher Netzwerke für die laufzeitorientierte FPGA-Synthese
Masters Thesis
1996

Malte Papke
Optimierung des Projektmanagements in einem international tätigen Unternahmen
Masters Thesis
1996

Jochen Vaihinger
Funktionsbündelung für die funktionale Dekomposition während der FPGA-Synthese
Masters Thesis
1996

Michael Raunft
Automatischr Synthese von Bus-Bridges
Masters Thesis
1996

Thomas Müller-Lynch
Entwurf von ESD-Schutzelementen für 4M-DRAMs in 3.3V-Technologie
Masters Thesis
1996

Oliver Kluge
Konzeption eines kontinuierlich einsetzbaren, automatisierten Produktionsregelungssystems
Masters Thesis
1996

Klaus Estermaier
Investigation of VLSI Layout-to-Yield Relationship
Masters Thesis
1996

Christian Funke
VHDL Design management
Masters Thesis
1996

Peter Prüller
Objektorientierte Modellschnittstelle für einen parallelen, ereignisgesteuerten Simulatorkern
Masters Thesis
1996

1995

Dominik Schnieders
Erzeugung und Optimierung von Klauseln zur Testmustergenerierung
Masters Thesis
April 1995

Richard Balk
Analyse und Optimierung von Produktionsplanungsprozessen mittels eines simulationsgestützten Modellierungswerkzeuges
Masters Thesis
1995

Matthias A. Senn
Leistungsabchätzung integrierter Schaltungen auf Logikebene
Masters Thesis
1995

Charis Charalabakis
Vergleich von Gütemassen integrierter Schaltungen
Masters Thesis
1995

Wolfgang Korb
Zustandsminimierung von unvollständig spezifizierten Automaten
Masters Thesis
1995

Ralf Rummelsberger
Laufzeitorientierte, funktionale Dekomposition Boolescher Funktionen
Masters Thesis
1995

Alfred Kölbl
Optimierung von Netzlisten bezüglich des Leistungsverbrauchs
Masters Thesis
1995

Markus Schäll
Einbindung von Funktionsflächen und parametrisierten Volumenmodellen in ein 3D-Simulationssystem
Masters Thesis
1995

Karsten Sauthoff
Ein flexibles Zustandspropagationsverfahren für das GSM-Objektmodell einer Basisstation
Masters Thesis
1995

Roland Muth
Modul-Verschmelzen mit Booleschen Relationen
Masters Thesis
1995

Nikolai Bauer
Optimierung eines parallelen iterativen Plazierverfahrens
Masters Thesis
1995

Manfred Hiller
Ermittlung von Covertermen für kombinatorische Schaltungen
Masters Thesis
1995

Anke Terglane
Entwicklung eines Laufzeitgesteuerten, iterativen Plazierverfahrens für integrierte Schaltungen
Masters Thesis
1995

Nikolaus M. Heusler
Zufallstestmustergenerierung in digitalen Schaltungen
Masters Thesis
1995

Wolfram Ansin
Datenabstraktion für die Inkrementelle Spezifikation
Masters Thesis
1995

Manfred Huber
VHDL-basierte Kommunikations- und Synchronisationssynthese
Masters Thesis
1995

Peter Huber
Visualisierung von Schaltungen
Masters Thesis
1995

Gerhard Zawitzki
Untersuchung von Redundanzen in kombinatorischen Schaltungen
Masters Thesis
1995

Thomas Hien
Testfreuundlicher Entwurf mittels Partial Scan Path
Masters Thesis
1995

Christian Lichtner
Konzeption und Implementierung eines Monitoring- und Entscheidungsmodules für ein simulationsbasiertes Produktionssystem
Masters Thesis
1995

Robert Babernits
Laufzeitorientierte Netzoptimierung
Masters Thesis
1995

Heiko Giselbrecht
Layoutentwurf von Mulitichip-Modulen und Field Programmabele Gate Array Boards
Masters Thesis
1995

Martin Reichert
Objektorientierte Spezifikations- und Worst-Case Abstandsanalyse
Masters Thesis
1995

Michael Schrade
Globalplazierung von analogen Schaltungen unter Berücksichtigung von linaren Gleichungs- und Ungleichungsbedingungen
Masters Thesis
1995

Klaus Eckl
Funktionale Dekomposition von Booleschen Funktionsbündeln
Masters Thesis
1995

Ramin Bonakdar
Fehlersimulation in kombinatorischen Schaltungen
Masters Thesis
1995

Michael Raunft
Mechanismen graphischer Benutzeroberfläche am Beispiel ASIS
Masters Thesis
1995

Georg Diebel
Änderung bzw. Neuerstellung der Ausgaberoutinen für die Definitionsdatei in den Programmen ASIS und WICKED
Masters Thesis
1995

Karl Stoll
Erstellung von Leitungsnetzlisten mit dem XED
Masters Thesis
1995

1994

Helmut Mather
Interconnectsimulation in VLSI-Chips mittels reduzierter Spannungsübertragungsfunktion
Masters Thesis
1994

Carlos Kuwilsky
High-Level-Debugging und Verifikation von VHDL-Modulen
Masters Thesis
1994

Dominik Margraf
Entwicklung von Fehlerschaltungen für analoge Schaltungen
Masters Thesis
1994

Heinz Hönigschmid
Entwicklung einer Methodologie zur Design-Optimierung auf technologischer Ebene
Masters Thesis
1994

Paul Tafertshofer
Factored Edge-Valued Binary Decision Diagrams and their Application to Matrix Representation and Manipulation
Masters Thesis
1994

Norbert Fröhlich
Anwendungsabhängiger paralleler Simulatorkern für verteilte Architekturen
Masters Thesis
1994

Günter Stenz
Flächenoptimierung kombinatorischer Schaltungen mit zulässigen Zwei-Signal-Brücken
Masters Thesis
1994

Florian Flossmann
Resynthese kombinatorischer Schaltungen
Masters Thesis
1994

Günther Heiss
Entwicklung und Realisierun eines Datenbankkonzepts zur Verwaltung von Simulationsexperimenten
Masters Thesis
1994

Andreas Ganz
Objektorientierte verteilte Simulation
Masters Thesis
1994

Christian Metzger
Technology Mapping mit Don't Care Information
Masters Thesis
1994

Gisela Ettelt
Entwickung eines laufzeitgesteuerten Plazierverfahrens
Masters Thesis
1994

Jürgen Ferg
Effizientes, numerisches Verfahren zur Berechnung von Signallaufzeiten in VLSI-Chips mit beliebig vielen Sendern
Masters Thesis
1994

Andreas Schöne
Partitionierung für Multichip-Module mittels Mehrwege-Ratio-Cut
Masters Thesis
1994

Akgün Iktir
Parallelisierung eines iterativen Plazierverfahrens
Masters Thesis
1994

Dagmar Hell
Maketability Reinforcement in the Machine Tool Industrie: A Comparison of the Japanese and German Strategies
Masters Thesis
1994

Christian Legl
Entwurf von Spezifikationen zum Test analoger Schaltungen
Masters Thesis
1994

Christoph E. Deml
Untersuchung von rekonvergenten Zonen
Masters Thesis
1994

Carsten Matthes
Zur Entwurfsbewertung Integrierter Schaltungen
Masters Thesis
1994

Friedrich Moosbauer
Datenverwaltung und Ein-/Ausgabeschnittstelle für hierarchische Netzlisten
Masters Thesis
1994

Georg Hanwalter
Entwurf und Optimierung der Wissensbasis eines Fuzzy-Reglers zur zeitoptimalen Schlittenpositionierung bei einer Fr-äsmaschine
Masters Thesis
1994

Carsten Mielenz
VHDL im ASIC Design Prozess am Beispiel eines Teletext Prozessors
Masters Thesis
1994

Hans-Jürgen Veeh
Erstellen und Validieren eines Technologieunabhängigen Fehlermodells für Kurzschlüsse auf Baugruppenebene
Masters Thesis
1994

Martin Reichert
Einbindung der Worst-Case-Analyse in die ASIS-Simulationsumgebung
Masters Thesis
1994

Karsten Sauthoff
Ermittlung der Interaktionsmöglichkeiten zwischen C-Code und Tcl/Tk-Skripten
Masters Thesis
1994

Daniel Maier
Reduktion parasitärer RC-Netzwerke in höchstintegrierenden Schaltungen
Masters Thesis
1994

1993

Klaus Schönamsgruber
Timing Verifikation in digitalen Schaltungen
Masters Thesis
1993

Ulrich Rossgoderer
Entwicklung eines Systems zur automatisierten Konfiguration von Produktionszellen mittels numerischer Optimierungsverfahren
Masters Thesis
1993

Michael Drexler
Schaltungspartitionierung mit spektralen Methoden
Masters Thesis
1993

Matthias Haid
Berechnung von Internen Freiheitsgraden zur Optimierung kombinatorischer Schaltungen
Masters Thesis
1993

Wolfgang Neubert
Pfadauswahl in kombinatorischen Schaltungen
Masters Thesis
1993

Martin Eisele
VHDL Medellierung und Simulation eines Fuzzy Coprozessors
Masters Thesis
1993

Helmut Lang
Untersuchung von Teststrategien beim Entwurf integrierter Schaltungen
Masters Thesis
1993

Gerhard Heincke
Interaktiver Stimuli-Editor für die Logiksimulation
Masters Thesis
1993

Josef Eckmüller
Untersuchung von Konzepten für Verstärkereingangsstufen mit hohem Aussteuerbereich für 3V Versorgungsspannung
Masters Thesis
1993

Spiridon Vaboulas
Fehlersimulation in kombinatorischen Schaltungen
Masters Thesis
1993

Michael Thumm
Kommunikations- und Synchronisationssynthese mit VHDL
Masters Thesis
1993

Christian Hübner
Verteilte Simulation auf Rechnersystemen mit beschränkten Sourcen
Masters Thesis
1993

Rainer Reischl
Auswirkungen der Überlappkapazitäten beim MOS-Transistor auf die Eigenschaften analoger Schaltungen
Masters Thesis
1993

Erich Stahl
Modifizierung der Programmstruktur des CAD-Arbeitsplatzgestaltungssystems MB-ErgoCAD unter software-ergonomischen Gesichtspunkten
Masters Thesis
1993

Holger Röhl
Verdrahtungsflächenabschätzung beim Endplazieren mittels Slicing-Enumerierung
Masters Thesis
1993

Thomas Hack
Verlustleistungsoptimierung kombinatorischer Schaltungen
Masters Thesis
1993

Thomas Schäffler
Partitionierung für Multichip-Module mit dem Ratio-Cut-Verfahren
Masters Thesis
1993

Peter Heese
Entwicklung eines Laufzeitanalyseverfahrens
Masters Thesis
1993

Henning Mai
Entwicklung eines Selbsttests für RAMs mit VHDL
Masters Thesis
1993

Josef Spaderna
Aktivitätsauswertung für die statische Partitionierung
Masters Thesis
1993

Frank Kirchner
Verbesserung des kombinatorischen Testmustergenerators SOCRATES mittels selbstlernender Verfahren
Masters Thesis
1993

Manfred Spreng
Entwicklung und Implementierung eine Scheduling-Verfahrens in die High-Level Syntheseplattform CALLAS+
Masters Thesis
1993

Jürgen Kaspar
A Routing Driven Approach to Logic Extraction
Masters Thesis
1993

Florian Bogenberger
Darstellung und Behandlung Boolescher Funktionen mit Functional Decision Diagrams
Masters Thesis
1993

Michael Ambrosi
Worst-Case-Analyse und Optimierung einer Verstärkerstufe
Masters Thesis
1993

Stephan Bröcker
Untersuchungen zur Genauigkeit und Stimulianhängigkeit der Verlustleistungsberechnung in CMOS Gate-Arrays
Masters Thesis
1993

Peter Laaser
Ein optimaler Algorithmus für das Zusammenfassen Boolescher Funktionen
Masters Thesis
1993

Ulrich Simon
Dekomposition Boolescher Funktionen mittels eines BDD-basierten Verfahrens
Masters Thesis
1993

Eric Eichhorn
Logikoptimierung mit Booleschen Relationen
Masters Thesis
1993

Wolfgang Hoffmann
Testmustergenerierung für FPGAs durch Funktionsidentifizierung
Masters Thesis
1993

Wolfgang Utschik
Ein Sequentiell Quadratisches Optimierverfahren zur Toleranzanalyse Integrierter Schaltungen
Masters Thesis
1993

Markus Senninger
Realisierung phasensynchroner Netze durch Erzeugung von Leitungen vorgegebener Länge
Masters Thesis
1993

Ralf Schedel
Analyse des Laufzeitverhaltens von Taktversorgungsleitungen in VLSI-Chips
Masters Thesis
1993

Werner Megele
Zur automatischen Testmustergenerierung in kombinatorischen Schaltungen
Masters Thesis
1993

Rolf Schlagenhaft
Objektorientierter Simulator für Logikschaltungen
Masters Thesis
1993

Bernd Pörtl
Integration von Leitungslaufzeiten in den Logiksimulator LDSIM
Masters Thesis
1993

Alexander Rahm
Benutzer-Eingriffe bei der hierarchie-erhaltenden Maskenlayout- Adaptierung
Masters Thesis
1993

Marc Laukien
Editor zur grafischen Schaltplaneingabe
Masters Thesis
1993

Willi Schinko
Dynamisch konfigurierbarer Hardeware-Monitor
Masters Thesis
1993

Martin Utesch
Berücksichtigen von Entwurfsvorgaben beim Plazieren
Masters Thesis
1993

Oliver Wetter
Einführung von Betriebsparametern bei der Bestimmung von Worst- Case-Parametersätzen
Masters Thesis
1993

Christian Pauli
Schaltungspartitionierung für Multichip-Module
Masters Thesis
1993

Martin Ruhwandl
Verteilte Simulation mit vervielfachter Partitionsanzahl
Masters Thesis
1993

Frank Wolinski
Sortierverfahren zum Kanalverdrahten für integrierte Schaltungen
Masters Thesis
1993

1992

Peter Schneider
Identifizierung Boolescher Funktionen in großen Zellbibliotheken
Masters Thesis
1992

Jürgen Fuhrmann
Optimierte Dekompositions-Verfahren für wertetabellen-basierte FPGAs
Masters Thesis
1992

Michael Horlebein
Automatische Testmustergenerierung mittels Boole'scher Gleichungen
Masters Thesis
1992

Gunter Strube
Berücksichtigung der Verdrahtung beim Technology-Mapping für Field Programmable Gate Arrays (FPGAs)
Masters Thesis
1992

Rolf Hertel
Neue DFT-Massnahmen zur Erkennung dynamischer Fehler
Masters Thesis
1992

Dejan Garovic
Analyse und Verbesserung einer Methode zur Dekomposition Boolescher Funktionen
Masters Thesis
1992

Markus Waidelich
Methoden und ihre Hardware-Implementierung in digitaler CMOS-Schaltungstechnik
Masters Thesis
1992

Tobias Abthoff
Charkterisierung von Booleschen Funktionen zur effizienten Identifizierung in sehr grossen Bibliotheken
Masters Thesis
1992

Ludwig Niedermeier
Technologieabhängige Minimierung von booleschen Netzwerken für ein FPGA
Masters Thesis
1992

Bernd Seitter
Parallele Logiksimulation auf einem Shared-Memory System
Masters Thesis
1992

Ralf Wichtlhuber
Vermeidung und Auflösung von Plazierungswidersprüchen bei der hierarchie-erhaltenden Maskenlayout-Adaptierung
Masters Thesis
1992

Matthias Tetek
Globalverdrahten mit Hilfe von Flussalgorithmen
Masters Thesis
1992

Doris Lima
Ein iteratives Verfahren zur Bestimmung von Worst-Case-Punkten
Masters Thesis
1992

Michael Maier
Logiksynthese für eine Mulitplexerarchitektur unter Verwendung von Binary Decision Diagrams
Masters Thesis
1992

Frank Kaster
Genetische Algorithmen zur Schnittkostenminimierung bei der Schaltungspartitionierung
Masters Thesis
1992

Walter Lindermeir
Entwurfsbewertung integrierter Schaltungen anhand von Worst-Case- Parametersätzen
Masters Thesis
1992

Gerhard Günther
Automatisierung des Entwurfs von Pufferspeichern in Bausteinen der digitalen Übertragungstechnik
Masters Thesis
1992

Michael Steinmetz
Einbindung von physikalischen Gesetzmäsßigkeiten in das 3-D-Bewegungssimulationssystem USIS
Masters Thesis
1992

Michael Steinmetz
Einbindung von physikalischen Gesetzmäßigkeiten in das 3-D-Bewegungssimulationssystem USIS
Masters Thesis
1992

Dirk Heppner
Entwurf und Modellierung von Speicherblöcken für Embedded Gate Arrays - am Beisp. eines asynchronen, parametrisierbaren, statischen single port RAM
Masters Thesis
1992

Jürgen Salm
Simulatorkupplung mittels Interprozesskommunikation
Masters Thesis
1992

Maren Warnecke
Modellierung von Schaltnetzen zur Analyse des Zeitverhaltens mit Hilfe temporaler Logik
Masters Thesis
1992

Ulrich Lukas
Relaxationsverfahren zur Frequenzbereichs-Simulation nichtlinearer Schaltungen
Masters Thesis
1992

Thomas Fauser
Funktionsmodelle für die Boardsimulation
Masters Thesis
1992

Alexander Jonasch
Entwicklung und Implementierung von Sensorfunktionen zur Erfassung von Bewegungsräumen
Masters Thesis
1992

Alexander Jonasch
Entwicklung und Implementierung von Sensorfunktionen zur Erfassung von Bewegungsräumen (Sourcen)
Masters Thesis
1992

Jens Thallmaier
Analyse von Verfahren zur Planung von kollisionsfreien Bewegungsbahnen (Sourcen)
Masters Thesis
1992

Christian Döbler
Bestimmung von geneinsamen Worst-Case-Parametersätzen für CMOS-Operationsverstärker
Masters Thesis
1992

Johannes N. Kastner
Zur automatischen Testmustergenerierung in synchronen Schaltwerken
Masters Thesis
1992

Inken Zschunke
Ein Ansatz zur Lösung des Globalverdrahtungsproblems unter Verwendung von Flussalgorithmen
Masters Thesis
1992

Bernhard Riess
Bestimmung von Worst-Case-Parametersätzen mit einem sequentiellen quadratischen Programmierverfah
Masters Thesis
1992

Mathias Kunz
Technologieabhängige Logikoptimierung für wertetabellen-basierte FPGAs
Masters Thesis
1992

Bernd Wurth
Entwurfszentrierung mit der Ellipsoid-Methode
Masters Thesis
1992

1991

Christian M. Hartlieb
Testpunkteinbau in kombinatorischen Schaltungen
Masters Thesis
1991

Thomas Trägler
Entwicklung und Implementierung eines Graphikprogramms für die 3D-Bewegungssimulation - Dokumentation
Masters Thesis
1991

Thomas Trägler
Entwicklung und Implementierung eines Graphikprogramms für die 3D-Bewegungssimulation - Programm-Listings
Masters Thesis
1991

Herbert Eidkum
Entwurf eines Graphikeditors zur Eingabe logischer Schaltungen unter Verwendung von XWindows and MOTIF
Masters Thesis
1991

Michael Löhner
Architektur eines Fuzzy Logic Controllers als digitales CMOS-ASIC
Masters Thesis
1991

Klaus Höring
Applikationsentwicklung für ein Sensorsystem zur Bahnverfolgung beim 3D-Laserstrahlschweißen
Masters Thesis
1991

Konrad Zwicklbauer
Untersuchung zur optim. Implementierung des abstrakten Datentyps Priority Queue für die Ereignisverwaltung bei ereignisgesteuerter Logiksimulation
Masters Thesis
1991

Renate Scheuerer
Genauigkeitsverbesserung eines Tesbarkeitsmaßes mittels Rekonvergenzanalyse
Masters Thesis
1991

Manfred Henftling
Fehlerpartitionierung in sequentiellen Schaltungen
Masters Thesis
1991

Christoph Kunz
Modellierung einer Klasse von Multiprozessorsystemen mit zeitbewerteten Petri-Netzen
Masters Thesis
1991

Reiner Lederle
Entwurfszentrierung integrierter Schaltungen
Masters Thesis
1991

Stefan Härtel
Integration von Greifplanungsmodulen in das Simulationssystem USIS
Masters Thesis
1991

Peter Wenger
Hierarchische Plazierung mit technologie- und geometrie- angepasster Zielfunktion
Masters Thesis
1991

Peter Trinkl
Steuerung der Entscheidungsfindung für einen sequentiellen Testmustergenerator
Masters Thesis
1991

Chao Lü-Köhler
Eindimensionale Plazierung bei der Layoutsynthese spalten- orientierter Zellen
Masters Thesis
1991

Friedrich Hoffmann
Entwicklung und Inplementierung eines Verfahrens zur Plazierung von Zellen integrierter Schaltungen basierend auf Methoden der algorithmischen Geom
Masters Thesis
1991

1990

Robert Bergner
Untersuchungen zur quadratischen Optimierung mit linearen Nebenbedingungen bei der Relativplazierung
Masters Thesis
1990

Sigmar Durst
Laufzeitmodellierung für generierte RAMs
Masters Thesis
1990

Jürgen Modlich
Entwicklung und Implementierung eines hierarchischen Routing-Algorithmus in Bezug auf Parallelisierung
Masters Thesis
1990

Michael Weideneder
Digitale Unterschriften durch asymmetrische Verschlüsselungs- verfahren - Theorie und Implementierung
Masters Thesis
1990

Manfred Theiler
Spezifikation und Implementierung eines Werkzeuges zur automatischen Anordnung und Verknüpfung regulärer Zellstrukturen
Masters Thesis
1990

Wilfried Gänsheimer
Verbesserte Relativplazierung durch dynamische Netzmodellierung und iteratives Partitionieren
Masters Thesis
1990

Raimund Ruf
Rechnergestützte Kosten- und Investitionsrechnung für hierarchisch strukturierte Montageanlagen
Masters Thesis
1990

Stefan Orlowski
Spezifikation für einen Baugruppencontroller
Masters Thesis
1990

Henning Klaskala
Entwurf einer anwendungsspezifischen integrierten Schaltung (ASIC) zur Überwachung von Paralellrechnersystemen
Masters Thesis
1990

Ulrich Huber
Untersuchung mehrstufiger Cachearchitekturen für 80386-Systeme mit Hilfe einer CAE-Workstation
Masters Thesis
1990

Martin Danzer
CAD - Generierung von Freiformflächen für den Einsatz in der Laserbearbeitung und im Modellbau
Masters Thesis
1990

Ulf Schlichtmann
Flächenoptimierte Anordnung von relativplazierten Zellen mit Hilfe von Formfunktionen
Masters Thesis
1990

A. Kirstädter
Modellierung und Simulation von Analogschaltungen mit diskreten Bauelementen bei hohen Frequenzen
Masters Thesis
1990

Peter Piepenstock
Rechnergestütztes Lokalisieren von Kurzschlüssen in Entwürfen Integrierter Schaltungen
Masters Thesis
1990

1989

Stephan Klopfer
Implementierung boolscher Operationen in ein graphisches interaktives 3D Simulationsystem zur Realisierung von Operationsplanungen in der Chirurgie
Masters Thesis
1989

Robert Amthor
Simulation eines Beweisers auf einer Multi-Prozessor-Architektur
Masters Thesis
1989

Volker Kiefer
Partitionierungsstrategien mit verbesserten Netzmodellen für die Plazierung von Zellenschaltungen
Masters Thesis
1989

Monika ten Bruggencate
Eine Anwendung des Voronoidiagramms beim Global-Routing von Allgemeinen Zellenschaltungen
Masters Thesis
1989

Stefan Angerer
Implementation des DFN-Filetransfer mit Hilfe des ISO Development Environment Pakets
Masters Thesis
1989

Johannes Port
Einfluß von Prozeßschwankungen auf die Schaltungseigenschaften von Schnellstschaltungen
Masters Thesis
1989

Peter Schillinger
Automatische Testmustergenerierung für sequentielle Schaltungen, basierend auf einer Concurrent Fehlersimulation
Masters Thesis
1989

Marc R. Jahnel
Auslegung von Nachrichtensatellitensystemen unter kostenoptimalen Gesichtspunkten mit Hilfe von Verfahren der künstlichen Intelligenz
Masters Thesis
1989

Veronika Eisele
Makromodelle für CMOS-Transfergatter für ein Entwurfswerkzeug zur automatischen Transistordimensionierung in digitalen CMOS-VLSI-Schaltungen
Masters Thesis
1989

Uli Fichter
Optimierung von MOS-Transistor Modellen mit Nebenbedingungen
Masters Thesis
1989

Andreas Seidl
Entwicklung einer automatisierten Haltungsanalyse des Menschen am Beispiel des Hand-Arm-Systems
Masters Thesis
1989

Lutz Napiwotzky
Integration von Schaltungsdaten zur Simulation in einer relationalen Datenbank mit EDIF-Schnittstellen
Masters Thesis
1989

Claudia Wieser
Lineare Regressionsmodelle für elektrische Schaltungen
Masters Thesis
1989

Thomas Gabler
Entwurfszentrierung linearisierter Schaltungen
Masters Thesis
1989

Georg Ganslmeier
Ein 11-wertiger Testmustergenerator für kombinatorische Schaltkreise
Masters Thesis
1989

Burkhard Mahr
Erkennung und Zusammenfassung serieller und paralleler Bauelemente bei der Layoutverifikation
Masters Thesis
1989

Gerhard Vogt
Der Einfluß der Grundzelle auf das Einflechtungsergebnis beim Sea-of-Gates Entwurf
Masters Thesis
1989

Michael Lerchenmüller
Dynamische Testbarkeitsanalyse und deren Anwendung beim Delay-Test
Masters Thesis
1989

Hubert Harrer
Netzwerküberdeckende Pfadauswahl beim dynamischen Testen durch Bestimmung eines minimalen Flusses und heuristische Verfahren
Masters Thesis
1989

Konrad Doll
Zur Vektorisierung eines Porbabilistischen Plazierungsverfahrens
Masters Thesis
1989

Werner Müller
Expertensysteme für den Entwurf analoger Schaltungen
Masters Thesis
1989

Stephan Althammer
Praktische Erprobung des Programms CANDI zur Optimierung ana- loger Schaltungen
Masters Thesis
1989

Remo Markgraf
Hierarchische Testmustergenerierung basierend auf komplexen Primitives
Masters Thesis
1989

Thomas Hilber
Portierung des X11 Window Systems auf den ATARI ST
Masters Thesis
1989

Christof Sandmaier
Zur Verbesserung der Testbarkeit digitaler Schaltungen
Masters Thesis
1989

Wolfgang Ecker
Laufzeitanalyse in digitalen Schaltungen
Masters Thesis
1989

Stefan N. Huber
Kontrolle prüftechnischer Entwurfsregeln
Masters Thesis
1989

Alexander Wörner
Lernen digitaler In-Circuit-Testmuster aus Funktionstests elektronischer Baugruppen
Masters Thesis
1989

Andrea Grießhammer
Wertebereichsanalyse in kombinatorischen Schaltungen
Masters Thesis
1989

1988

Christian Zillober
Lösung von großen Plazierungsproblemen mittels präkonditionierter konjugierter Gradienten bei Gleichungsnebenbedingungen
Masters Thesis
1988

Klaus Kundinger
Automatische Testgenerierung für Digitalbausteine durch Pinzustandsänderungen
Masters Thesis
1988

Harald Gundlach
Lösung des Plazierungsproblems mit Optimierungsverfahren
Masters Thesis
1988

Christian Kaiser
Automatische Extraktion von MOS-Transistor-Modellparametern
Masters Thesis
1988

Stefanus R. Arif
Simulation von Bipolar-Transistoren und Optimierung der Modell-Parameter
Masters Thesis
1988

Walter Schillings
Ein eindimensionaler Plazierungsalgorithmus für halbbewegliche Pads und Standardzellen
Masters Thesis
1988

Karl-Heinz Erhard
Verbesserung der Partitionierung, Slicing-Optimierung und Netzmodellierung im Plazierungsverfahren Gordian
Masters Thesis
1988

Norbert Fritsche
Optimierung der Flächenausnutzung bei der Plazierung von Makrozellen- und Sea-of-Gates Schaltungen
Masters Thesis
1988

Manfred Golling
Erweiterung und Verbesserung von Verdrahtungsverfahren für den zellenorientierten Layoutentwurf integrierter Schaltungen
Masters Thesis
1988

Harald Nyga
Zur interaktiven Schaltungsoptimierung unter Berücksichtigung von Nebenbedingungen
Masters Thesis
1988

Andreas Pyttel
Fehlersimulation nach dem Concurrent Prinzip
Masters Thesis
1988

Hans Bungartz
Entwurf von Datenstrukturen und Algorithmen für algebraische Mehrgitterverfahren
Masters Thesis
1988

Hans Bungartz
Algebraische Mehrgitterverfahren zur Optimierung unter Nebenbedingungen
Masters Thesis
1988

Thorsten Domke
OPERA Eine Kommandosprache zur Weiterverarbeitung von Simulationsresultaten aus SPICE
Masters Thesis
1988

Hans-Jürgen Unterreitmayer
Voroptimierung durch globale Optimumsuche
Masters Thesis
1988

Peter Beicht
Einbindung von Bussen und Tristate Treibern in das automatische Testmustergenerierungssystem SOCRATES
Masters Thesis
1988

Karl Lengl
Ein Auswerteprogramm für SPICE-Ausgaben
Masters Thesis
1988

Michael Pilsl
Dekomposition und Faktorisierung
Masters Thesis
1988

Martin Bellhäuser
Entwurf eines hochintegrierten Logikbausteins zur Bitratenadaption
Masters Thesis
1988

Karl B. Eisner
Ein Final-Routing-Verfahren für Standard- und allgemeine Zellenschaltungen
Masters Thesis
1988

1987

Martin Wollensak
Simulation auf Register Transfer Ebene
Masters Thesis
1987

Thomas Schwair
Entwurf und Implementierung eines On-Chip-Testprozessors für große Schreib-Lese-Speicher
Masters Thesis
1987

Horst Lindmeier
Verfahren zur flächenoptimierten Plazierung von Standard- und allgemeinen Zellenschaltungen
Masters Thesis
1987

Klaus Winzek
Automatische Überprüfung der Einhaltung von prüftechnischen Entwurfsregeln und Testbarkeitsanalyse
Masters Thesis
1987

Wolfgang Guggenmos
Redundanzerkennung in kombinatorischen Schaltungen
Masters Thesis
1987

Christian Sporrer
Testbarkeitsanalyse von analogen Schaltungen
Masters Thesis
1987

Helmut Paul
Grenzen der heutigen MOS-Modelle bei der Simulation von CMOS-Analogschaltungen
Masters Thesis
1987

Thomas Mehlhart
Ein graphischer Editor für die Schaltungseingabe am Atari ST
Masters Thesis
1987

Volker Oertel
Textverarbeitung am Lehrstuhl für Rechnergestütztes Entwerfen
Masters Thesis
1987

Gerhard Krause
Strukturierung und Erweiterung des CAD-Tools OPDIC
Masters Thesis
1987

Andreas Herkersdorf
Plazieren durch iterative lineare Zuordnung
Masters Thesis
1987

Jochen Dick
Entwicklung und Implementierung eines Programmes zum Erkennen redundanter Fehler in kombinatorischen Schaltungen
Masters Thesis
1987

Karl Fuchs
Channel-Routing bei zwei- und dreilagiger Verdrahtung mit Behandlung zyklischer Konflikte
Masters Thesis
1987

Franz Fink
Ein Global-Routing-Verfahren für das Standard- und Allgemeine Zellenkonzept
Masters Thesis
1987

Klaus Wenger
Hierarchische Plazierung und lose Wegesuche mit freien Bausteingrößen
Masters Thesis
1987

Gerhard Hoffmann
Zur automatischen Erstellung einer Primitive-Bibliothek für die Fehlersimulation und Testmustergenerierung
Masters Thesis
1987

Josef Fischer
Konvertierung von Bibliothekselementen an einem CAD-System
Masters Thesis
1987

Thomas A. Kneidel
Ein Verfahren zur Schaltungsoptimierung unter Berücksichtigung von Nebenbedingungen
Masters Thesis
1987

Jörg-Uwe Block
Strukturierung des CAD-Tools OPDIC in der Programmiersprache C
Masters Thesis
1987

Willibald Strauß
Ein Makrovorprozessor für eine Schaltungsbeschreibung
Masters Thesis
1987

Georg Sigl
Ein Min-Cut-Plazierungsverfahren für allgemeine Zellenschaltungen
Masters Thesis
1987

Dieter Pellkofer
Strukturanalyse kombinatorischer Schaltungen mittels Graphentheorie und mögliche Anwendungen
Masters Thesis
1987

Michael Köppl
Einlagige Verdrahtung in kanalförmigen Gebieten (River Routing)
Masters Thesis
1987

Hansjörg Weiher
Die geometrische Plazierung integrierter Schaltungen als Netzwerkflußproblem
Masters Thesis
1987

Christian Schuderer
Ein Global-Routing-Verfahren für Standardzellenschaltungen
Masters Thesis
1987

1986

Hans Ranke
Geometrische Plazierung mit Kompaktierungsalgorithmen
Masters Thesis
March 1986

Elisabeth Auth
Ein 9-wertiger Algorithmus zur automatischen Testmustergenerierung in kombinatorischen Schaltungen
Masters Thesis
1986

Klaus Kugelmann
Zur Fehlerlokalisierung in kombinatorischen Schaltungen
Masters Thesis
1986

Ulrich Solder
Ausbeuteschätzung bei stochastischer Optimierung
Masters Thesis
1986

Harald Melcher
Das Mail-System auf dem UNIX-Rechner
Masters Thesis
1986

Reinhard Nixdorf
Critical Path Tracing -CPT- Ein Verfahren zur Testsatzbewertung
Masters Thesis
1986

Peter Muszynski
Die näherungsweise Lösung einer Plazierungsaufgabe mit Hilfe der algebraischen Mehrgittermethode
Masters Thesis
1986

Günter Eggert
Testmuster-Erstellung für Module aus identischen Zellen
Masters Thesis
1986

Bernhard Seiß
Minimierung zweistufiger kombinatorischer Schaltungen
Masters Thesis
1986

Jürgen Fischer
Implementation der Software-Tools-Bibliothek an verschiedenen Rechnern
Masters Thesis
1986

Gerhard Füchsle
Plazieren von Makrozellen durch Lineares Zuordnen
Masters Thesis
1986

Thomas Wenzel
Standardisierte Grafik im Layout
Masters Thesis
1986

Wilhelm Lindner
Der indizierte D - Algorithmus
Masters Thesis
1986

Gerhard Fischer
Statische Analyse von Messdaten mittels der Faktoranalyse
Masters Thesis
1986

Helmut Graeb
Algebraische Mehrgitterverfahren in der Layoutsynthese
Masters Thesis
1986

Thomas Scheller
Realisierung eines vierseitigen Switchbox-Routers
Masters Thesis
1986

Gerhard Bank
Datenstrukturen und Verdrahtungsverfahren für Gate-Arrays
Masters Thesis
1986

Friedrich Krause
Ein Verfahren zur Verbindung von Relativplazierung und geometrischer Plazierung in der Layout-Synthese
Masters Thesis
1986

1985

Fritz Pörnbacher
Ein Switch-Level Simulator nach der CSA-Theorie
Masters Thesis
1985

Dirk Meyer
Hierarchisches Global-Routing auf bipolaren Gate-Arrays
Masters Thesis
1985

Peter W. Osel
Reduzierung der Kanaldichten durch Umplazierung beim VLSI-Standardzellen- Entwurf
Masters Thesis
1985

Werner Haas
Untersuchung und Implementierung eines Global-Routing-Verfahrens
Masters Thesis
1985

Manfred Baumeister
Effiziente Channel-Routing-Verfahren mit neuen Leistungsmerkmalen
Masters Thesis
1985

Ingo Denkewitz
Analyse eines ausgewählten CAD-Systems zur Schemaplanerstellung hinsichtlich Anwendernähe und sich daraus ergebende Lösungsvorschläge
Masters Thesis
1985

H. Klausing
Überlegungen zur Wafer-Scale Integration
Masters Thesis
1985

Ch. Grundies
Kopplung eines Mikrorechners unter dem Betriebssystem Cp/M an ein Host System
Masters Thesis
1985

Andreas Probst
Ein Programmsystem für den Dateitransfer zwischen verschiedenen Rechnern
Masters Thesis
1985

Christian Wolff
Iterative Lösungsverfahren für Gleichungssysteme mit Rot-Schwarz-Partitionierung in der Layout-Synthese
Masters Thesis
1985

Peter Kopystynski
Eine Synthese von Relativ-Plazierung und Steinberg-Verfahren zum Plazieren von Bauelementen
Masters Thesis
1985

1984

Konstantin Keutner
Statistische Modellanpassung bei toleranzbehafteten Halbleiterbauelementen
Masters Thesis
1984

Rudolf Schubach
Systemreduktion mittels Householder-Transformation
Masters Thesis
1984

Mathias Megyei
Untersuchung von Zuordnungen zur Erzeugung von Plazierungen
Masters Thesis
1984

Mustafa Soysal
Abschätzung und Voraussage der Verdrahtungslänge zur Bewertung von Plazierungen
Masters Thesis
1984

Bernd Mühlbauer
Optimale Algorithmen für Strait-Type River-Routing
Masters Thesis
1984

Peter Kiesel
Konzeption eines Compilersystems zur Konvertierung von Schaltungsbeschreibungssprachen
Masters Thesis
1984

Thomas Heydler
Plazieren unabhängiger Bauelemente-Teilmengen durch lineares Zuordnen
Masters Thesis
1984

Harald Schäffer
Implementierung des Programms SCOAP zur Testbarkeitsanalyse digitaler Schaltungen
Masters Thesis
1984

Heinz Pudlitz
Überprüfung grundlegender Verfahren und Voraussetzungen bei der Schaltungsoptimierung mit OPDIC
Masters Thesis
1984

Steffen Thiele
Untersuchung und Vergleich von aufwandsparenden Algorithmen zur Lösung des Plazierungsproblems mit Hilfe des Kräftemodells
Masters Thesis
1984

1983

Klaus Schmidinger
Effiziente Channel Routing-Algorithmen
Masters Thesis
1983

Helmut Geschke
Lineares Plazieren mit dem Kräftemodell
Masters Thesis
1983

Gerhard Matreux
Vergleichende Untersuchungen von Kräftemodellen zur Plazierung von Bauelementen
Masters Thesis
1983

Mathias Müller
Untersuchung von Partitionierungsstrategien zur Plazierung von Bausteinen einer Relativplazierung
Masters Thesis
1983

Robert Hanka
Syndromtestbarer Entwurf von digitalen Schaltnetzen
Masters Thesis
1983

Josef Huber
Plazierung von Bauelementen in der Ebene durch Anwendung eindimensionaler Lösungsverfahren
Masters Thesis
1983

G. Köhn
Entwicklung und Realisierung eines interaktiven Graphik-Systems
Masters Thesis
1983

Wolfgang Glunz
Über die interaktive Optimierung elektrischer Schaltungen mit weniger beschreibenden Eigenschaften als Optimierungsparametern
Masters Thesis
1983

1982

Karl Mayerhofer
Min-Cut-Verfahren zur Plazierung von Bauelementen (Plazieren durch Partitionieren)
Masters Thesis
1982

Thomas Eickert
Bestimmung von Tests für digitale Schaltungen mittels fehlerbeschreibender Funktionen
Masters Thesis
1982

Peter Krax
Iterative Minimierungsverfahren zur Plazierung von Bauelementen mit Hilfe eines Kräftemodells
Masters Thesis
1982

Helge Indefrey
Entwurf Digitaler Schaltungen unter Aspekt der Testbarkeit (Design for Testability)
Masters Thesis
1982

Hans-Peter Piegerl
Berücksichtigung des Flächenbedarfs der Bauelemente beim Plazieren mit einem Kräftemodell
Masters Thesis
1982

Jürgen Kleinhans
Erweiterung und Untersuchung des Kräftemodells zur Plazierung von Bauelementen
Masters Thesis
1982

Rainer Seck
Beschreibung von Schaltnetzen mit Hilfe von Walsh-Spektren
Masters Thesis
1982

Hans Thomas Krodel
Über fehler- und testbeschreibende Funktionen zur Testerstellung
Masters Thesis
1982

R. Kaiser
Untersuchung von Lösungsverfahren zur Plazierung von Bauelementen mittels eines Kräftemodells
Masters Thesis
1982

Gerhard Grüner
Ein Programm zur Fehlerdiagnose unter Verwendung eines Algorithmus mit neuwertiger Logik
Masters Thesis
1982

Thomas Schneider
Entwurf und Realisierung eines Graphik-Systems
Masters Thesis
1982

U. Popp
Das statistische Verfahren von Gregor Kjellstroem zur Optimierung elektrischer Schaltungen
Masters Thesis
1982

Guntram E. Müller
Verfahren zur Verringerung des Stichprobenaufwandes bei der Monte-Carlo-Analyse
Masters Thesis
1982

1981

K.-J. Smieskol
Entflechtung von Leiterplatten durch Sortierung von Leitungsstücken
Masters Thesis
1981

W. Ponzer
Digitalisieren von Stromlaufplänen im Dialog an einem graphischen Arbeitsplatz
Masters Thesis
1981

Knut M. Just
Untersuchung von Kräftemodellen für das Plazierungsproblem
Masters Thesis
1981

Josef Hornstein von
Untersuchung von Lösungsmethoden eines Federmodells zur Plazierung
Masters Thesis
1981

Rolf-Dieter Klein
Ein Beitrag zur Testerstellung für digitale Schaltungen
Masters Thesis
1981

Peter Duzy
TACSY - Ein interaktives Programmsystem zur Entwurfszentrierung elektrischer Schaltungen
Masters Thesis
1981

Henning Auer
Anschluss eines universellen Mikrorechnersystems an einen Minirechner zur Ansteuerung eines Testadapters für Digitalschaltungen
Masters Thesis
1981

Gerhard Eggers
Entwurfszentrierung elektrischer Schaltungen mit dem Analyseprogramm SPICE
Masters Thesis
1981

Gerhard Schwarz
Statistische Methoden zur Entwurfszentrierung bei dynamischer Wahl der Wahrscheinlichkeitsdichtefunktion
Masters Thesis
1981

Peter Leibner
Ein modifiziertes Verfahren zur Entwurfszentrierung elektrischer Schaltungen
Masters Thesis
1981

Michael Niedernhuber
Untersuchung eines Planarisierungsalgorithmuses für die Schaltungskonstruktion
Masters Thesis
1981

Robert Koller
Rechnergestützte Dimensionierung integrierter Schaltungen hinsichtlich gegebener Toleranzschemen der erforderlichen Schaltungseigenschaften
Masters Thesis
1981

Manfred Moullion
Das Problem der Bauelement-Plazierung als algebraisches Gleichungssystem
Masters Thesis
1981

1980

Jürgen Bernhard
Realisierung eines interaktiven Optimierungsverfahrens zur Dimensionierung elektrischer Schaltungen
Masters Thesis
1980

Wolfgang Schaller
Toleranzanalyse elektrischer Schaltungen mit Hilfe der verallgemeinerten Quantilarithmetik
Masters Thesis
1980

Fritz Kirsch
Entwurfszentrierung elektrischer Schaltungen mit Methoden der linearen Optimierung
Masters Thesis
1980

Herbert Hummel
Ein predictorgesteuertes Verfahren zur Wegesuche auf Leiterplatten
Masters Thesis
1980

Dieter Schulz
Ein mikroprozessorgesteuertes intelligentes IEC-Bus-Interface für einen Minirechner
Masters Thesis
1980

Wolfgang Hitzler
Ein statistisches Verfahren zur Entwurfszentrierung elektrischer Schaltungen
Masters Thesis
1980

1979

Hans-Peter Häringer
Ein Aufwand sparendes Verfahren zur Entflechtung gedruckter Schaltungen
Masters Thesis
1979

Dieter Schelling
Untersuchung eines statistischen Verfahrens zur Ausbeuteberechnung und Entwurfszentrierung
Masters Thesis
1979

Kurt Sutter
Graphentheoretische Modelle und Verfahren zum interaktiven konstruktiven Entwurf
Masters Thesis
1979

Michael Stieber
Untersuchung und Darstellung von Kriterien zur Beurteilung des Verhältnisses zwischen (Aenderungsaufwand und Wirkung bei der Optimierung elektrisc
Masters Thesis
1979

Christoph Leibrandt
Ein Programmodul für die Entwurfszentrierung und Toleranzzuordnung nichtlinearer Schaltungen mit bipolaren Transistoren
Masters Thesis
1979

Jean Armaos
Eine Methode der Ausbeutevorausschätzung als Grundlage für eine Entwurfszentrierung
Masters Thesis
1979

Reimund Dachauer
Ein Mikroprozessor-Gesteuerter Sprach-Ein-und Ausgabemodul als Teil eines interaktiven Arbeitsplatzes
Masters Thesis
1979

Burkhard Ludwig
Auswahl verfahrensdominanter Schaltungsparameter bei der Optimierung elektrischer Schaltungen
Masters Thesis
1979

1978

Elefterios Panagiotu
Toleranzoptimierung und Entwurfszentrierung bei integrierten Schaltungen
Masters Thesis
1978

Werner Brunnwieser
Ein Programmkonzept zur Einzeltoleranzanalyse elektrischer Schaltungen
Masters Thesis
1978