Wissenschaftliches Seminar VLSI-Entwurfsverfahren

Vortragende/r (Mitwirkende/r)
Nummer820073263
ArtSeminar
Umfang3 SWS
SemesterSommersemester 2019
UnterrichtsspracheDeutsch
Stellung in StudienplänenSiehe TUMonline

Termine

Teilnahmekriterien & Anmeldung

Siehe TUMonlineThemen werden auf der Seminar-Homepage vorgestellt. Bei Interesse wendet sich ein Studierender direkt an den entsprechenden Betreuer, um sich ein Thema zu reservieren.

Lernziele

Nach der Teilnahme an dem Modul sind die Studierenden in der Lage ein fachliches Themengebiet aus dem Bereich der automatisierten Entwurfsverfahren für integrierte Schaltungen zu verstehen, daraus ein abgegrenztes Thema auszuwählen, zu spezifieren und zu strukturieren. Darauf aufbauend sind die Studierenden in der Lage, dieses Thema verständlich und ansprechend in schriftlicher und mündlicher Form zu präsentieren. Dazu lernen die Studierenden, selbständig eine schriftliche Ausarbeitung sowie eine mündliche Präsentation zu erstellen. Zudem lernen die Teilnehmer in diesem Modul die Grundlagen einer konstruktiven Begutachtung kennen und können diese auf eine fremde Arbeit anwenden.

Beschreibung

Wechselnde Themen aus dem Bereich der Entwurfsautomatisierung für integrierte Schaltungen und Systeme (u.a. Analogentwurf, Digitalentwurf, Layoutsynthese) Die Modulteilnehmer erarbeiten selbständig eine wissenschaftliche Thematik und fertigen eine schriftliche Ausarbeitung von 4 Seiten an. Die Teilnehmer fertigen ein Gutachten über die schriftliche Ausarbeitung anderer Teilnehmer in einem Peer Review Verfahren an. Die Teilnehmer stellen ihr Thema in einem Vortrag vor. Es erfolgt eine intensive Behandlung der Thematik in einer Diskussionsrunde.

Inhaltliche Voraussetzungen

Keine spezifischen Voraussetzungen. Folgende Module sollten vor der Teilnahme bereits erfolgreich absolviert sein: - Es wird empfohlen, ergänzend an folgenden Modulen teilzunehmen: -

Lehr- und Lernmethoden

Jeder Teilnehmer bearbeitet selbständig das von ihm gewählte Thema. In Einführungsveranstaltungen werden den Teilnehmern Hinweise zur fachlichen Arbeit, schriftlichen Ausarbeitung sowie zur Erstellung der Präsentation und zum mündlichen Vortrag gegeben. Jedem Teilnehmer ist zusätzlich ein eigener Betreuer zugeordnet. Der Betreuer hilft, insbesondere zu Beginn der Arbeit, mit einer Einführung in das gewählte Thema und Hinweise auf geeignete Literatur, sowie bei der Definition und Eingrenzung der Arbeit. Der Betreuer steht dem Studierenden bei Fragen und zur Diskussion zur Verfügung.

Studien-, Prüfungsleistung

Im Laufe des Semesters wird von den Studierenden eine schriftliche Ausarbeitung über das vorgegebene Thema als Hausarbeit sowie ein Gutachten im Rahmen eines Peer-Reviews erwartet, welche mit 50% in die Gesamtnote eingehen. Zudem ist eine ca. 30 minütige Präsentation des vorgegebenen Themas incl. anschließender Diskussion Teil des Seminars, welche mit weiteren 50% in die Gesamtnote eingeht. Studierende könne durch sehr gute Mitarbeit, die sich insbesondere auch in Form von Diskussionsbeiträgen im Rahmen des Seminars zeigt, einen Bonus von 0,3 auf die Gesamtnote für das bestandene Modul erwerben.

Links

Themenwahl

Die Themenliste für das Sommersemester 2019 finden Sie unten.

Themen werden im FCFS Verfahren vergegeben. Bitte kontaktieren Sie dann direkt den Betreuer per E-Mail. Bitte versichern Sie sich, dass Sie eine Bestätigung Ihres Betreues erhalten, wenn Sie sich für ein Thema entschieden haben.

Angebotene Themen

ThemaBetreuerGebiet
BSIM vs. EKV Transistor ModelsF. BurceaAnalog-EDA
MEMS-IC Robustness OptimizationF. BurceaAnalog-EDA
A Graph Grammar Based Approach to Automated Multi-Objective Analog Circuit DesignH. GräbAnalog-EDA
An Analog Model Template Library: Simplifying Chip-Level, Mixed-Signal Design VerificationH. GräbAnalog-EDA
An Approximation Algorithm for Threshold Voltage OptimizationH. GräbAnalog-EDA
An Efficient Bayesian Optimization Approach for Automated Optimization of Analog CircuitsH. GräbAnalog-EDA
Feedback circuits in operational amplifiers I. AbelAnalog-EDA
Optimization via Branch-and-Bound, Branch-And-Cut and other CSP solverI. AbelAnalog-EDA
Contrasting Laser Power Requirements of Wavelength-Routed Optical NoC Topologies Subject to the Floorplanning, Placement, and Routing Constraints of a 3-D-Stacked SystemA. Truppel
Crosstalk Noise in WDM-Based Optical Networks- on-Chip: A Formal Study and ComparisonA. Truppel
Micro-electrode-dot-array digital microfluidic biochips: Technology, design automation, and test techniquesB. Li
Towards secure and trustworthy cyberphysical microfluidic biochipsB. Li
A Framework for Scalable Post-Silicon Statistical Delay Prediction under Spatial VariationsLi Zhang
LLVM ThinLTO - Methods Behind State-of-the-Art Link-Time OptimizationR. Stahl
Smart Static Memory Allocation - Using Exclusivity for ReuseR. Stahl
Coherent and Incoherent Crosstalk Noise Analyses in Interchip/Intrachip Optical Interconnection NetworksT.-M. Tseng
Dilution and Mixing Algorithms for Flow-Based Microfluidic BiochipsT.-M. Tseng
Transparent Dual Memory Compression Architecture - A method to combine two compression techniques to achieve both high compression ratio and low latencyY. Chuang
Pin-Count Minimization for Microfluidic BiochipsY. Moradi

Vergebene Themen

ThemaBetreuerStudent
Methods to run small-scale Machine Learning Workloads on Micro-ControllersD. Müller-G.Mykola Moshak
MoDnn: Local distributed mobile computing system for deep neural networkD. Müller-G.William Yu
Rescuing Memristor-based Neuromorphic Design with High DefectsLi ZhangChristian Bogner
Hardware-Based Runtime Monitoring MethodsM. MettlerWang Xubin
Specification Mining of Runtime Verification PropertiesM. MettlerNina Mutzel
Buck-Converter, Boost-Converter und LDO-ReglerM. NeunerChristian Seebauer
Low Power Design TechniquesM. NeunerZhidan Zheng
Symbolische Analyse Analoger SchaltungenM. NeunerThomas Holzner
Implementation of DNN on RISC-V based DevicesY. MoradiPhilipp Fengler
Machine Learning Techniques for Hardware DesignY. MoradiJing Yang
RISC-V based Virtual PrototypingY. MoradiMartin Stanzel