Entwurf digitaler Systeme mit VHDL und SystemC

Vortragende/r (Mitwirkende/r)
Nummer0000003406
Art
Umfang4 SWS
SemesterWintersemester 2018/19
UnterrichtsspracheDeutsch
Stellung in StudienplänenSiehe TUMonline

Termine

Teilnahmekriterien & Anmeldung

Siehe TUMonlineAnmerkung: Anmeldung via TUMonline.

Lernziele

Durch die Teilnahme an den Modulveranstaltungen erlernt der Studierende Abstraktion, Modellierung, und Entwurfstechniken kennen. Darüber hinaus lernt der Studierende ein industrielles Entwurfssystem und die Modellierungssprachen VHDL (WS) und System C (SS) kennen.

Beschreibung

ACHTUNG 1: IM WS 2018/19 AUSNAHMSWEISE BLOCKVERANSTALTUNG IN DER VORLESUNGSFREIEN ZEIT AM ENDE DES WS 2018/19. Vorlesung Mo-Fr 4.-8. März 2019 8-12 und 13-18 Uhr, Raum 2999 (bzw. 2977 für Rechnerübungen) Prüfung Mo 11. März 2019 16:00 Uhr, Raum 2999 ACHTUNG 2: Im SS 2019 und SS 2020 wird die Lehrveranstaltung NICHT stattfinden. Die nächste Möglichkeit ist wiederum eine Blockveranstaltung in der vorlesungsfreien Zeit am Ende des WS 2019/20. Hardware-Beschreibungssprachen VHDL und SystemC, Entwurfsmethodik mit VHDL und SystemC, VHDL/SystemC-Modellierung, -Simulation und -Synthese, Methoden der Logik-, Register-Transfer- und High-Level-Synthese; praktische Übungen am Rechner zur Modellierung mit VHDL / SystemC und zur automatischen Schaltungssynthese, Übungen zu ausgewählten Synthesemethoden.

Inhaltliche Voraussetzungen

Grundlagen der Digitaltechnik und eine Programmiersprache (am besten C oder C++) sind absolut notwendig.

Lehr- und Lernmethoden

Als Lernmethode wird exemplarisches Lernen eingesetzt. Anhand eines Beispiels - eines MIPS2 Subsystems - werden die Anforderungen motiviert, dargestellt und danach verallgemeinert. Der Lerninhalt wird in Teamarbeit und unter Einbeziehung industrieller Arbeitstechniken vertieft. Folgende Medienformen finden Verwendung: - Präsentationen in Englisch als Handouts - Fallbeschreibungen - Musterlösungen

Studien-, Prüfungsleistung

Modulprüfung mit folgenden Bestandteilen: - Abschlussklausur (60 Min.) (50%) - Benotete Hausaufgaben und Projekte (4 Teile: Speichermodell, funktionales CPU-Modell, Verhaltens-CPU-Modell, RTL-CPU-Modell) (50%) Die Aufteilung der Prüfung sorgt einerseits für eine Entlastung der am Semesterende zu erbringenden Prüfungsleistungen, andererseits entsprechen die verschiedenen Typen von Prüfungen den verschiedenen Lehrformen Praktikum und Vorlesung.

Empfohlene Literatur

Folgende weiterführende Literatur wird empfohlen: * Computer Organization And Design The Hardware/Software Interface; David A. Patterson, John L. Hennessy, Elsevier * John L. Hennessy, David A. Patterson: Computer Architecture - A Quantitative Approach, Elsevier / Morgan Kaufmanns Publishers. * Dominic Sweetman: See MIPS Run Linux, Elsevier / Morgan Kaufmanns Publishers. * Peter Ashenden: The Designer’s Guide to VHDL, Morgan Kaufmann Series in Systems on Silicon) * Thinking in C++ 2nd Edition by Bruce Eckel * SystemC: From the Ground Up (the Kluwer International Series in Engineering & Computer Science) (Hardcover) * Transaction-Level Modeling with SystemC: TLM Concepts and Applications for Embedded Systems. Internet Resources: * http://en.wikipedia.org/wiki/MIPS_architecture * http://www.mips.com/products/processors/ * http://tams-www.informatik.uni-hamburg.de/vhdl/doc/cookbook/VHDL-Cookbook.pdf

Links